【導讀】線電的實現(xiàn)成為可能。在此基礎上，采用QuartusII開發(fā)系統(tǒng)設計了抽取器各個模塊，通過波形仿真驗證了其正確性。最后，采用系統(tǒng)硬件平臺將程序寫入。一步步驗證了FPGA技術應用于抽取器的可行性及靈活性。

　　

【正文】 果設 ，其中 k 是正整數(shù)，則 ISOP 濾波器的頻響在1cIf?????IkM處有最小值。這樣 ISOP 濾波器的每一個最小值的位置就與 CIC 濾波器fkM的零點位置相同了。當 ，對于給定的抽取因子 D，有 。因IkD?12ckf?????此 頻響的斜率隨著 k 值的增大和 值的減小而變大，它的最大值和最小??jPe? c值分別為 和 1。??2c??ISOP 濾波器的參數(shù)可用傳統(tǒng)的濾波器設計方法來設計。對于每一個滿足的 k 值，按照下列方法求出 c：（1）給定最小的 ；（2）將它1ckDf????? ?代入 ， ，其中 是給定的級聯(lián) CIC 抽取濾??1jjHeP????2cf?????jHe?波器的系統(tǒng)傳遞函數(shù)， 是待求的 ISOP 濾波器傳輸函數(shù)；（3）求出 c 值。??je由此，對應每個 k 按照以上步驟可得到使 最小的 對，也就得到了優(yōu)化的???,kcISOP 濾波器。因為 ISOP 濾波器只需要一次乘法和兩次加法運算，可見運算量是很小的，且對減小帶通衰減非常有效，因此，它是補償濾波器設計很好的選擇。通過 MATLAB 可以很方便的編程找出最佳的 對（具體程序見附錄） ，??,kc可得其濾波器系數(shù) B=[1 zeros(1,k*D1) c zeros(1,k*D1) 1]。由于我們在這里要設計的是抽取器，即前面的 CIC 濾波器已經做了抽取，所以我們這里選用的 ISOP參數(shù)也應經過抽取，所以 B=[1 c 1]，然后用 FILTER()函數(shù)進行對 ISOP 濾波器的浙江工業(yè)大學本科畢業(yè)設計論文17仿真。對于上一小節(jié)所設計的 8 倍抽取器 4 級 CIC 濾波器，設對應的，補償 ISOP 濾波器的 為（1,） ，?????,kc的效果如圖 212 所示。0 210一一一一一w一一一一一一一一一一圖 212 ISOP 補償濾波器前后通帶內波紋 抽取器實現(xiàn)結構前一節(jié)介紹了本文將設計的數(shù)字濾波器，在此基礎上，我們將進一步討論，如何將濾波器和抽取單元有效的結合起來。并介紹兩種最為常見且有用的抽取器結構。 多相結構在第 1 節(jié)中介紹的抽取過程在實際的實現(xiàn)過程中并不科學，其抽取處理在低通濾波器的后面，也就是說對低通濾波器的處理速度有較高的要求，這不利于軟件無線電中的實時處理。除了用直接法實現(xiàn)抽取外，還可以采用多相分解的方法來實現(xiàn)。多相分解是浙江工業(yè)大學本科畢業(yè)設計論文18指將濾波器的轉移函數(shù) 分解成若干個不同相位的組，使用它可以在實現(xiàn)整??Hz數(shù)倍抽取時提高計算效率，適合實時處理。設抽取濾波器長度為 N，并設 N 為抽取因子 D 的整數(shù)倍，即 。則NPD?:濾波器的轉移函數(shù)為：（225）??10nnHzhz???將沖激響應 分為 D 組進行處理 [1]，最后可得：??hn（226）????10NKDnzEz??:其中（227）????10nPDDKEzhz?????式 226 即為數(shù)字濾波器 的多項結構。可見，數(shù)字濾波器 位于H??DKEz抽取器之后，即濾波在降速之后進行，同時每一支路濾波器系數(shù)由 N 個減少為N/D 個，可以減小濾波運算的累積誤差，提高運算精度。在這里， 是DKz的多相分量，式 226 表明，一個濾波器可以用幾個支路的和來實現(xiàn)，每個??Hz支路的長度為原型濾波器長度的 1/D，且各支路的系數(shù)是由原型濾波器系數(shù)隔 D路抽取而成的。采用多相分解以后，一個帶有抗混疊濾波器的抽取系統(tǒng)可由圖 213 所示結構實現(xiàn)。浙江工業(yè)大學本科畢業(yè)設計論文19??yn??xn ??0DEz D D D1z?1z?1z? 1Dz??1DEz?圖 213 抽取的多項分解用 MATLAB 對該結構進行仿真，我們可以直接選用在 節(jié)中設計的 FIR濾波器作為原型濾波器，抽取因子根據(jù)其 選為 5。根據(jù)式 227 ?的濾波器參數(shù)分為 5 組，然后在輸入數(shù)據(jù)數(shù)組前填入 4 個 0 來模擬延時的效果，再依次以第 1 至 5 個元素開始以 5 為間隔抽取數(shù)據(jù)，組成 5 個數(shù)組。最后運用FILTER()函數(shù)仿真支路濾波器，將 5 個輸入數(shù)組通過對應的濾波器再相加，這樣就完成了對單級多相結構的仿真。 （具體程序見附錄）仿真時，為了更清楚的看出抗混疊濾波器的效果，我們在輸入信號的高頻部分增加一部分頻譜。其頻域的效果如圖 214 所示。浙江工業(yè)大學本科畢業(yè)設計論文201 0 1050001000015000一一一一一w一一1 0 10100020203000一一一一一w一一圖 214 多相抽取前后頻譜對比 多級抽取上一節(jié)的抽取原理比較簡單，但在實際應用中，當 A/D 采樣速率很高，且所需選擇的基帶信號的帶寬很窄時，所要求的抽取因子 D 會很大。為了降低計算量，當抽取因子很大時，一般采用多級抽取來實現(xiàn)高倍數(shù)抽取 [28]，而不是將抽取一次完成。用多級抽取構成高倍數(shù)的抽取系統(tǒng)，一般有兩種方案 [1]：一種是基于最優(yōu)化設計的方法，以每秒的乘法次數(shù)或存儲量為準則，找出最佳的各級抽取因子，然后計算各級的濾波器系數(shù)；另一種方法是立足于使用抽取因子為 2 的抽取器，當抽取因子為 2 時，可利用半帶濾波器實現(xiàn)。對于整數(shù)倍的抽取，設總的抽取因子為 ，故可以分成 m 級實現(xiàn)，12mDM???第一級實現(xiàn) M 倍抽取，一般采用簡單的整系數(shù)梳狀濾波器實現(xiàn)，因為梳狀濾波器實現(xiàn)結構簡單，適合采樣速率比較大的情況。后面 m2 級可采用半帶濾波器分級實現(xiàn)，每一級實現(xiàn) 2 倍抽取。雖然梳狀濾波器和半帶濾波器實現(xiàn)起來比較簡單，但他們的頻譜特性比較差，因此一般會在最后用 FIR 濾波器來進行補償。如果M 值比較大，也可以把 M 分解為兩個整數(shù)相乘（ ） ，其中 由 CIC12M??1M浙江工業(yè)大學本科畢業(yè)設計論文21濾波器抽取， 由 FIR 濾波器抽取實現(xiàn)。2M本論文的設計主要依據(jù)多級結構來進行，具體的設計和仿真將在下一節(jié)詳細討論。 整體系統(tǒng)設計及仿真在本章前面部分研究的基礎上，將各模塊按多級級聯(lián)的結構綜合起來，我們提出了本設計將采用并將其硬件實現(xiàn)的抽取器模型。如圖 215 所示。輸出序列輸入序列 4 級 8 倍抽取 CIC濾波器HB 濾波器ISOP補償濾波器FIR 濾波器HB 濾波器圖 215 32 倍抽取濾波器組 總體設計要求在這里為了參數(shù)計算以及和后續(xù)硬件實現(xiàn)的無縫過渡，我們首先要確定輸入信號的類型。由于后面使用到的硬件平臺所得提供的晶振最高頻率為，我們規(guī)定輸入信號的采樣頻率 ，?序列的 2FSK 調制，其中 ， ，碼元周期164fKHz?21z。由我們規(guī)定的輸入信號序列可得，其第一零點帶寬約為 [11]：?（228）21sffT????可計算得 ，為了盡量使原始信號的頻譜特征得以保留，我們要192fKHz??保證通帶帶寬 內的頻譜盡量不失真。384并且規(guī)定整體系統(tǒng)設計指標：帶內波動小于 ，帶外抑制大于 60dB?？沙醪綌M定 CIC 濾波器的通帶波紋為 ，兩個半帶濾波器的通帶波紋均為，他們的阻帶衰減均為 60dB。浙江工業(yè)大學本科畢業(yè)設計論文22 濾波器設計第一級 CIC 濾波器為 4 級 16 倍抽取，與我們在 節(jié)中仿真的結構相同，故可以在這里直接使用該程序。因而后續(xù)跟隨的 ISOP 補償濾波器也可直接選用 節(jié)中設計的參數(shù) 。???,1,??經過前兩個模塊后，序列采樣頻率降為原來的 1/8 為 ，因此第一級半帶濾波器的歸一化通帶截止頻率 ，根據(jù)式 216 ?計算得歸一化阻帶起始頻率 ，??的過渡帶寬 。.312SPF???然后使用凱塞窗設計，根據(jù)式 211，由 可得系數(shù) ，(6)dB????然后通過式 212 可計算出所需最小濾波器階數(shù) N=13。選擇 N=15，使用FDATOOL 進行設計，可得到濾波器的系數(shù)和頻率響應，如圖 216 所示。圖 216 第一級 HB 濾波器頻率響應下面設計第二級半帶濾波器，此時序列的采樣頻率為 ，所以其歸一化通帶截止頻率 ，同樣通過式 216 來計算，?帶起始頻率 ，可得 。????同樣使用凱塞窗設計，并參考式 211，可得最小階數(shù)為 30。選取 N=31 進行設計，可以直接使用我們在 節(jié)已經設計的 HB 濾波器，其頻率響應見圖 28。兩個半帶濾波器的具體系數(shù)見表 21。在最后，我們需要一個 FIR 濾波器來完成濾波整形的功能。在通過第二級HB 濾波器后，采樣率 ，我們關心的通帶截止為 192KHz，這里設阻浙江工業(yè)大學本科畢業(yè)設計論文23帶起始頻率為 384KHz。我們仍然使用 FDATOOL 來進行設計，不過這次我們確定濾波器階數(shù)時，交給 FDATOOL 來完成，輸入采樣率、通帶截止頻率、阻帶起始頻率后，選擇最小化階數(shù)，然后可以得到所需的 FIR 濾波器的系數(shù)。具體系數(shù)見表 22表 21 兩級半帶濾波器系數(shù)第一級 HB 濾波器系數(shù) 第二級 HB 濾波器系數(shù)1 1 17 2 0 2 0 18 03 3 19 4 0 4 0 20 05 5 21 6 0 6 0 22 07 7 23 8 8 0 24 09 9 25 10 0 10 0 26 011 11 27 12 0 12 0 28 013 13 29 14 0 14 0 30 015 15 31 16 表 22 FIR 濾波器系數(shù)1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 仿真實現(xiàn)根據(jù)確定的結構和系數(shù)，我們可以在 MATLAB 中用 FILTER()函數(shù)來實現(xiàn)浙江工業(yè)大學本科畢業(yè)設計論文24各濾波器，讓代表數(shù)據(jù)流的數(shù)組依次通過各模塊進行運算，便可得到 32 倍抽取的結果（具體程序見附錄） 。為了更好地測試該系統(tǒng)的性能，我們在輸入信號的高頻部分加上了一些干擾分量。具體實現(xiàn)的方法是：用兩個更高的頻率載波調制相同數(shù)字序列，然后再與基帶信號相加即可。同時模擬實際情況，附加了一個高斯隨機白噪聲。所以最終輸入的測試信號比較復雜，其時域波形及頻譜 [22]見圖 217 所示?；鶐盘柡洼敵鲂盘柕臅r域對比如圖 218 所示，在圖 219 中顯示了基帶信號和輸出信號的頻譜比較。0 500 1000 1500 2020 2500101一一一一一一一一一一一一一一 0 01一一一一一一一一一一一一w一一圖 217 測試信號的時域波形及頻譜浙江工業(yè)大學本科畢業(yè)設計論文250 500 1000 1500 2020 2500101一一一一一一一一一一一一一10 20 30 40 50 60 70 80 90 100101一一一一一一一一一一一一一圖 218 基帶信號和輸出信號的時域波形 0 1一一一一一一一一一一一w一一1 0 101 一一一一一一一一一一一w一一圖 219 基帶信號和輸出信號的頻譜浙江工業(yè)大學本科畢業(yè)設計論文260 50 100 150 200 250 300 3500一一ISOP一一一一一一一一一一一一一一一一1 0 101 一一ISOP一一一一一一一一一一一一一一w一一圖 220 通過 CIC 濾波器后的時域波形和頻譜觀察輸出信號與基帶信號的時域對比，可以發(fā)現(xiàn)輸出信號有一個 的相位變?化，這是 ISOP 補償濾波器所帶來的影響。但是，輸出信號和基帶信號解調后的數(shù)字信號是相同的。通過對圖 217 和 219 中測試信號和輸出信號的頻譜對比，可以發(fā)現(xiàn)，高頻部分的干擾分量被濾出了，未對我們所關心的通帶部分造成影響。圖 220 顯示的是 CIC 抽取濾波器后經 ISOP 濾波器補償?shù)臅r域和頻域，可以看出在這里最高頻率的干擾分量已經基本被濾除，而另一干擾分量在后續(xù)的 HB 濾波器中將被濾除。通過以上對比，可以看出該抽取器表現(xiàn)良好。 本章小結本章對抽取器以及所設計的數(shù)字濾波器進行了分析和討論 [31]，并用MATLAB 分別對其進行實現(xiàn)和仿真 [27]，最后選用所需的濾波器和結構，提出了本設計將采用的最終抽取器結構，并使用 MATLAB 對其進行仿真。浙江工業(yè)大學本科畢業(yè)設計論文27第 3 章 抽取器 VHDL 語言實現(xiàn)在前一章，我們已經給出了基本原理的介紹，提出了我們將采用的具體抽取器結構，并且 MATLAB 對其進行了仿真。我們將在此基礎上，運用 VHDL 語言將其實現(xiàn) [17,19]。在具體模塊的劃分上，我們參考圖 215 所示的結構，由于需要一個輸入信號，我們將在最前端增加一個信號發(fā)生模塊。所以在這一章，我們所要做的工作是運用原理圖頂層設計方式 [13]，分別設計信號發(fā)生模塊、CIC 濾波器模塊、ISOP 濾波器模塊、第一和第二級 HB 濾波器模塊和最后的 FIR 濾波器模塊，然后再將各模塊連接后測試整體的表現(xiàn)。在這里，我們所選用的芯片為 Altera 公司 ACEX1K 系列的 EP1K30TC1443，所用的晶振頻率為 ，即最高的時鐘頻率為 ，DA 芯片為 DAC