【正文】 OUT STD_LOGIC_VECTOR(1 DOWNTO 0))。 END。ARCHITECTURE BEHAVE OF SCAN ISSIGNAL Q:STD_LOGIC_VECTOR(1 DOWNTO 0):=00。 BEGIN PROCESS(SCAN) BEGIN IF SCAN39。EVENT AND SCAN=39。139。 THEN IF Q=3 THEN Q=00。 ELSE Q=Q+1。 END IF。 END IF。 END PROCESS。COMCLK=Q。 END。程序3LIBRARY IEEE。USE 。ENTITY BCDMUX IS PORT( CLK:IN STD_LOGIC_VECTOR(1 DOWNTO 0)。 BCDDATA:IN STD_LOGIC_VECTOR(15 DOWNTO 0)。 BCDLED:OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。 END。ARCHITECTURE BEHAVE OF BCDMUX ISBEGINBCDLED(3 DOWNTO 0)=BCDDATA(3 DOWNTO 0) AFTER 5 ms WHEN CLK=00 ELSEBCDDATA(7 DOWNTO 4) AFTER 5 ms WHEN CLK=01 ELSEBCDDATA(11 DOWNTO 8) AFTER 5 ms WHEN CLK=10 ELSE BCDDATA(15 DOWNTO 12) AFTER 5 ms 。END。其中，CLK為輸入選擇，BCDDATA 為輸入數(shù)據(jù)，BCDLED為輸出數(shù)據(jù)。程序4LIBRARY ieee。USE 。USE 。ENTITY bcdymq ISPORT ( bcdin :IN std_logic_vector(3 DOWNTO 0)。 bcdout :BUFFER std_logic_vector(7 DOWNTO 0) )。END bcdymq。ARCHITECTURE behave OF bcdymq IS BEGIN bcdout(7 DOWNTO 0)=00111111 WHEN bcdin(3 DOWNTO 0)=0000 ELSE 0 00000110 WHEN bcdin(3 DOWNTO 0)=0001 ELSE 1 01011011 WHEN bcdin(3 DOWNTO 0)=0010 ELSE 2 01001111 WHEN bcdin(3 DOWNTO 0)=0011 ELSE 3 01100110 WHEN bcdin(3 DOWNTO 0)=0100 ELSE 4 01101101 WHEN bcdin(3 DOWNTO 0)=0101 ELSE 5 01111101 WHEN bcdin(3 DOWNTO 0)=0110 ELSE 6 00000111 WHEN bcdin(3 DOWNTO 0)=0111 ELSE 7 01111111 WHEN bcdin(3 DOWNTO 0)=1000 ELSE 8 01101111 WHEN bcdin(3 DOWNTO 0)=1001 ELSE 9 01110111 WHEN bcdin(3 DOWNTO 0)=1010 ELSE A 01111100 WHEN bcdin(3 DOWNTO 0)=1011 ELSE B 00111001 WHEN bcdin(3 DOWNTO 0)=1100 ELSE C 01011110 WHEN bcdin(3 DOWNTO 0)=1101 ELSE D 01111001 WHEN bcdin(3 DOWNTO 0)=1110 ELSE E 01110001 WHEN bcdin(3 DOWNTO 0)=1111 ELSE F ZZZZZZZZ。 END behave。 其中，bcdin為四位二進(jìn)制數(shù)輸入端，bcdout為七段顯示代碼輸出端程序5LIBRARY IEEE。USE 。ENTITY BIT ISPORT( CLK:IN STD_LOGIC_VECTOR(1 DOWNTO 0)。 LEDENABLE:OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。 END。ARCHITECTURE BEHAVE OF BIT ISBEGIN LEDENABLE=1110 WHEN CLK=00 ELSE 1101 WHEN CLK=01 ELSE 1011 WHEN CLK=10 ELSE 0111。END。 其中，CLK為掃描選擇信號輸入端，LEDENABLE為位選碼數(shù)據(jù)輸出端程序6LIBRARY IEEE。USE IEEE. 。USE 。ENTITY CNT23 ISPORT(CLK,RST,EN:IN STD_LOGIC。CQ:OUT STD_LOGIC_VECTOR(4 DOWNTO 0)。COUT:OUT STD_LOGIC)。END CNT23。ARCHITECTURE behav OF CNT23 ISBEGINPROCESS(CLK,RST,EN)VARIABLE CQI:STD_LOGIC_VECTOR(4 DOWNTO 0)。BEGINIF RST= 39。139。 THEN CQI:= (OTHERS =39。039。)。 計(jì)數(shù)器復(fù)位 ELSIF CLK39。EVENT AND CLK=39。139。 THEN 檢測時(shí)鐘上升沿IF EN = 39。139。 THEN 檢測是否允許計(jì)數(shù)IF CQI 10111 THEN CQI := CQI + 1。 允許計(jì)數(shù)ELSE CQI:= (OTHERS =39。039。)。 大于23，計(jì)數(shù)值清零END IF。END IF。END IF。IF CQI = 10111 THEN COUT = 39。139。 計(jì)數(shù)大于23，輸出進(jìn)位信號ELSE COUT = 39。039。END IF。CQ = CQI。 將計(jì)數(shù)值向端口輸出END PROCESS。END behav。其中，CLK為外部脈沖輸入端，RST為復(fù)位端，高電平有效，EN為使能端，高電平有效，CQ為計(jì)數(shù)脈沖輸出端，COUT為進(jìn)位輸出端程序7LIBRARY IEEE。USE IEEE. 。USE 。ENTITY zhhuan ISPORT( interg : IN INTEGER RANGE 0 TO 23。 ten : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 one : OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。END zhhuan。ARCHITECTURE behav OF zhhuan ISBEGINPROCESS(INTERG)BEGIN CASE interg is when 0|10|20 = one=0000。 when 1|11|21 = one=0001。 when 2|12|22 = one=0010。 when 3|13|23 = one=0011。 when 4|14 = one=0100。 when 5|15 = one=0101。 when 6|16 = one=0110。 when 7|17 = one=0111。 when 8|18 = one=1000。 when 9|19 = one=1001。 when others=one=1110。 END CASE。 CASE interg is when 0|1|2|3|4|5|6|7|8|9 = ten=0000。 when 10|11|12|13|14|15|16|17|18|19 = ten=0001。 when 20|21|22|23 = ten=0010。 when others = ten=1110。 END CASE。END PROCESS。END behav。 其中interg為輸入的十進(jìn)制數(shù)據(jù)，ten和