【導讀】本課題擬采用FPGA器件設計一個電子琴，具有手動彈奏與自動演奏兩種功能，其中手動彈奏時還支持錄音回放。該設計具有集成度高、性能穩(wěn)定可靠、保密性高、計和開發(fā)能力及EDA技術的應用能力。1）繪制電子琴的系統(tǒng)框圖，確定設計方案；2）了解電路所需芯片的功能、參數和工作原理；4）采用VHDL語言和原理圖輸入完成軟件設計；5）采用QuartusII軟件完成編譯、仿真、下載；和高音1），這些頻率輸出經放大后驅動喇叭，發(fā)出聲音。里事先編寫好的音符信息被依次取出，去選通各個頻率輸出，實現自動奏樂。電子琴的基本原理是產生各個音符對應的頻率，將內部頻率分頻后音頻送。到蜂鳴器發(fā)出音響。板主板電路、揚聲器和數碼管顯示電路。本產品的特點是成本較低，性能穩(wěn)定，精度高，有一定的開發(fā)價值。文中敘述了利用VHDL設計的電子琴演奏系統(tǒng)的設計思路和分模塊實現的方法，第2章方案總體設計與論證...

　　

【正文】 各模塊電路正常工作，實現高穩(wěn)定性的功能 。 本次課題的調試是用系統(tǒng)測試在我們買的 FPGA 實驗版上進行，外加部分電路，使用其 25MHz晶振，喇叭及一個 LED 數碼顯示器。 分配 引腳后將程序下載到目標 FPGA 芯片 cyclone系列的 EP1C3T100C8 上，通過設置不同的工作模式，測試手動演奏，錄音， 錄音 回放和自動演奏各個功能，都能正常完成，且有較好音質。各模式之間的切換也正確無誤。 調試步驟與現象 調試步驟 現象 現象判斷 操作 蜂鳴器 左邊數碼管顯示播放模式 右邊數碼管顯示當前播放音符值 正常 按下 S8 與 S7 無聲 0 0 按下 S1 鍵 發(fā)出中音 1 0 1 按下 S2 鍵 發(fā)出中音 2 0 2 按下 S3 鍵 發(fā)出中音 3 0 3 按下 S4 鍵 發(fā)出中音 4 0 4 按下 S5 鍵 發(fā)出中音 5 0 5 按下 S6 鍵 發(fā)出中音 6 0 6 按下 S7 鍵 發(fā)出中音 7 0 7 按下 S8 鍵 發(fā)出高音 1 0 A 按下 S8 與 S6 無聲 1 0 按下 S1 鍵 發(fā)出中音 1 1 1 按下 S2 鍵 發(fā)出中音 2 1 2 按下 S3 鍵 發(fā)出中音 3 1 3 按下 S4 鍵 發(fā)出 中音 4 1 4 按下 S5 鍵 發(fā)出中音 5 1 5 按下 S6 鍵 發(fā)出中音 6 1 6 按下 S7 鍵 發(fā)出中音 7 1 7 按下 S8 鍵 發(fā)出高音 1 1 A 畢業(yè)設計（論文） 22 按下 S8 與 S5 鍵 依次發(fā)出中音 1至高音 1 2 依次顯示 1， 2， 3， 4， 5， 6， 7， A 按下 S8 與 S4 鍵 播放歌曲 3 曲譜依次顯示 畢業(yè)設計（論文） 23 結 論 本課題基于 FPGA器件的多更能電子琴的設計， 基本 實現了所要實現的功能。本論文詳細介紹了 FPGA的結構以及一些特性 ,VHDL語言的設計特點，電子琴的設計原理。我們采用的 FPGA器 件芯片是 Altera cyclone系列的 EP1C3T100CN8， 實現了手動彈奏，自動播放，彈奏時錄音并播放等功能。 彈奏錄音時長為 。自動播放能存儲 256個音符。 各模塊程序的設計在 Quartus II軟件上編程，然后 調試 ，下載，測試 。采用 25MHZ的內部時鐘脈沖作為信號輸入，在各模塊起作用然后通過功能選擇模塊和分頻輸出模塊輸出到蜂鳴器發(fā)出應有的音符。自動播放模塊的中的音符經功能選擇模塊的選擇，經按鍵的設置，然后發(fā)出聲響。如果功能選擇是錄音模式，那么在數碼管上都會有顯示和反應。 在調試時還存 在一些小問題， 在以后的改進中將考慮 不足之處 并將 逐一 改進， 添加進去，使其功能齊全，設計更加的人性化。 畢業(yè)設計（論文） 24 致 謝 在這一年就要過去的時候，畢業(yè)設計也基本到了尾聲了?；剡^這一段時間， 本次畢業(yè)設計得到了 肖耀南老師 和 龔江濤老師 以及 本組成員的幫助，在此 對他們給予的 幫助表示感謝。 無論是生活還是學習上，導師給了我無微不至的關懷，在指導和幫助我學術進步上傾注了極大的心血。 其實在當初學習 EDA 的時候，龔老師就是在教學過程中 知無不言，言無不盡，其平易近人的長者風范令學生難以忘懷，可以說， 在本次論文課題設計 的整個過程中 ， 沒有 老師大公無私的奉獻和孜孜不倦的教導， 以及同學的幫助，本論文是有 可能 不能及時 完成的 ，在程序編寫上本組成員給予了很大幫助 。 在此，特向我的導師 和同學 表以衷心致謝。 本次論文是作為這三年學習的一個檢驗 。 從方案的設計，查資料，收集資料，查閱相關書籍和閱覽網絡上的資料，組織論文以及軟件程序編寫和設計，經歷了一波又一波的困難，但是我在不斷攻克。 從組裝到實驗調試，從論文的撰寫到修改， 至始至終我都在努力。 在本次設計的過程中，由于對知識的不理解，因此也遇到了很多的困難，雖然設計存在一些不足之處，但通過同學和老師的幫助，問題得 到了一步一步的解決，也讓我在課程設計的過程中學到了很多很多知識， 從中受益匪淺。了解了電子琴設計的原理，學會了 VHDL 語言的設計特點，基本 VHAL 語言的編寫，程序分析、設計，也掌握了 FPGA 器件開發(fā)過程和各單元電路的方法。這些對我以后的學習和工作都會有很大的幫助。同時 讓我了解到編程是一個很精深的過程，只有不斷的調試，不斷的實踐，不斷的付出努力才可以得到預期的結果。 心存感謝，衷心謝謝那些幫助我成長的師長和同學。 畢業(yè)設計（論文） 25 參考文獻 [1] 陳梓城 :《模擬電子技術基礎（第 2 版）》， 2021 年 4 月，高等教育出版社 [2] 張友漢 :《數字電子技術》， 2021 年 4 月，高等教育出版社 [3] 唐亞平、龔江濤 :《電子設計自動化（ EDA）技術》， 2021 年 7 月，化學工業(yè)出版社 [4] 林明權 等 《 VHDL 數字控制系統(tǒng)設計范例》 ， 2021 年，電子工業(yè)出版社 [5] 梁淼、劉會軍《數字系統(tǒng)電子自動化設計 —— CPLD 原理與應用》， 2021 年， 北京理工大學出版社 [6] 黃正謹等 《 CPLD 系統(tǒng)設計 —— EDA 叢書》， 2021 年，電子工業(yè)出版社 畢業(yè)設計（論文） 26 附錄 附錄 A: 蜂鳴器部分 晶 振 部 分 顯示部分 芯片部分 按鍵部分 接口部分 畢業(yè)設計（論文） 27 附錄 B 歌曲《童年》簡譜 附 錄 C 程序： 手動彈奏與模式控制 模塊 ： LIBRARY IEEE。 USE 。 USE 。 畢業(yè)設計（論文） 28 USE 。 ********************************************************************** ENTITY anjiansaomiao is port( CON:out std_logic_vector(1 downto 0)。 clk:in std_logic。 keyin:in std_logic_vector(7 downto 0)。 YinFu:out std_logic_vector(4 downto 0))。 END anjiansaomiao。 ********************************************************************** ARCHITECTURE a of anjiansaomiao is SIGNAL M:std_logic_vector(1 downto 0):=00。 BEGIN PROCESS(keyin,clk) BEGIN CON=M。 CASE keyin IS WHEN 00000001=YinFu=00001。M=M。 S1 WHEN 00000010=YinFu=00010。M=M。 S2 WHEN 00000100=YinFu=00011。M=M。 WHEN 00001000=YinFu=00100。M=M。 WHEN 00010000=YinFu=00101。M=M。 WHEN 00100000=YinFu=00110。M=M。 WHEN 01000000=YinFu=00111。M=M。 WHEN 10000000=YinFu=01000。M=M。 WHEN 11000000=YinFu=00000。M=00。 WHEN 10100000=YinFu=00000。M=01。 WHEN 10010000=YinFu=00000。M=10。 WHEN 10001000=YinFu=00000。M=11。 when others =YinFu=00000。M=M。 end case。 end process。 end a。 錄音模塊 LIBRARY IEEE。 USE 。 USE 。 USE 。 ********************************************************************** ENTITY luyinCON is port( CLK:in std_logic。 INCON:in std_logic_vector(1 downto 0)。 WREN:OUT std_logic。 address:OUT std_logic_vector(9 downto 0))。 END luyinCON。 ********************************************************************** ARCHITECTURE a of luyinCON is SIGNAL S:std_logic_vector(9 downto 0):=0000000000。 SIGNAL M:std_logic_vector(9 downto 0):=0000000000。 SIGNAL us:integer:=0。 BEGIN 畢業(yè)設計（論文） 29 PROCESS(CLK,INCON) BEGIN IF CLK39。EVENT AND CLK=39。139。 THEN IF INCON=01 THEN WREN=39。139。 address=S。 us=us+1。 if us=1202100 then us=0。 S=S+1。 end if。 end if。 if INCON=00 THEN us=0。 S=0000000000。 M=0000000000。 address=S。 end if。 if INCON=11 THEN us=0。 S=0000000000。 M=0000000000。 address=M。 end if。 IF INCON=10 THEN WREN=39。039。 address=M。 us=us+1。 if us=1202100 then us=0。 M=M+1。 end if。 end if。 end if。 end process 。 END a。 文件 LIBRARY ieee。 USE 。 LIBRARY altera_mf。 USE 。 ENTITY RAM IS PORT ( address : IN STD_LOGIC_VECTOR (9 DOWNTO 0)。 clock : IN STD_LOGIC 。 data : IN STD_LOGIC_VECTOR (4 DOWNTO 0)。 wren : IN STD_LOGIC 。 q : OUT STD_LOGIC_VECTOR (4 DOWNTO 0) )。 END RAM。 畢業(yè)設計（論文） 30 ARCHITECTURE SYN OF ram IS SIGNAL sub_wire0 : STD_LOGIC_VECTOR (4 DOWNTO 0)。 COMPONENT altsyncram GENERIC ( address_aclr_a : STRING。 indata_aclr_a : STRING。 init_file : STRING。 intended_device_family : STRING。 lpm_hint : STRING。 lpm_type : STRING。 numwords_a : NATURAL。 operation_mode : STRING。 outdata_aclr_a : STRING。 outdata_reg_a : STRING。 power_up_uninitialized : STRING。 widthad_a : NATURAL。 width_a : NATURAL。 width_byteena_a : NATURAL。 wrcontrol_aclr_a : STRING )。