freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內容

vhdl電子琴的設計-資料下載頁

2025-06-29 19:26本頁面
  

【正文】 動演奏模塊波形仿真圖(tone)的設計音調發(fā)生器的作用是產(chǎn)生獲得音階的分頻預置值。當8位發(fā)聲控制輸入index中的某一位為高電平時,則對應某一音階的數(shù)值將以端口tone輸出,作為獲得該音階的分頻預置值,該值作為數(shù)控分頻器的輸入,來對4MHz的脈沖進行分頻,由此得到每個音階相應的頻率,例如輸入index=00000010,即對應的按鍵是2,產(chǎn)生的分頻系數(shù)便是6809;由code輸出對應該音階簡譜的顯示數(shù)碼;由high輸出指示音階高8度的顯示,低電平有效。圖11 音調發(fā)生器模塊波形仿真圖(speaker)的設計 數(shù)控分頻模塊的目的是對基準脈沖分頻,得到1,2,3,4,5,6,7七個音符對應頻率。該模塊的VHDL描述中包含了三個進程。首先對32MHz的基準脈沖進行分頻得到8MHz的脈沖,然后按照tone1輸入的分頻系數(shù)對4MHz的脈沖再次分頻,得到的便是所需要的頻率。而第三個進程的作用是在音調輸出時再進行二分頻,將脈沖展寬,以使揚聲器有足夠功率發(fā)音。圖12 數(shù)控分頻模塊波形仿真圖鎖相環(huán)部分由系統(tǒng)時鐘輸入50MHz的信號,再由鎖相環(huán)alltpll0將其分頻,得到32MHz的時鐘信號。 圖13 鎖相環(huán)部分 圖14 分頻器部分 分頻器,將鎖相環(huán)輸出的32MHz時鐘信號送至樂曲自動演奏(automusic)的輸入時鐘信號,將8Hz的時鐘信號送至數(shù)控分頻器模塊(speaker)的輸入時鐘信號。5 系統(tǒng)測試及參數(shù)本設計是在Altera公司推出的EDA開發(fā)平臺Quartus II ,基于超高速硬件描述語言VHDL在Altera公司的Cyclone系列的EP1C12Q240C8芯片上編程實現(xiàn)。蜂鳴器部分用音響代替,以使電子琴效果更佳。 圖15 EP1C12Q240C8芯片引腳鎖定如表2所示: 表2 引腳鎖定表 首先用進行功能仿真。功能仿真用于綜合前檢查設計的邏輯功能是否符合設計要求。仿真過程中可以通過觀察檢測設計的輸入信號,輸出信號以及內部信號以檢測設計的邏輯功能。如果仿真都通過的話就可以進行引腳鎖定,然后下載程序,在實驗箱上可以直觀的看到結果。 每個音階對應著不同的頻率。頻率的大小直接影響著音調的高低以及失真度。 表3 頻率測試音階12 345671(H)頻率(Hz) 測試結果可以看出,本設計利用超高速硬件描述語言VHDL實現(xiàn)了電子琴的自動演奏和鍵盤輸入發(fā)音的簡易功能,經(jīng)過編程,綜合,仿真,下載,芯片燒制,最終測試,測試情況良好,能夠準確實現(xiàn)音階的發(fā)音功能,可切換到自動演奏存儲好的樂曲。 結果:(1)得到的頻率和分頻結果基本一致,發(fā)音情況良好,音調準確; (2)鍵盤輸入和自動演奏切換可行; (3)自動演奏樂曲過程中能按照編程時輸入的曲調發(fā)音。6 設計總結(1)設計小結:近四個月的畢業(yè)設計馬上就要結束了,這是我們大學之中最后一個也是最重要的一個設計、一個階段。畢業(yè)設計是考驗我們大學這四年來的所學,它要求我們將大學這四年來所學到的知識能夠融會貫通、熟練應用,并要求我們能夠理論聯(lián)系實際,培養(yǎng)我們的綜合運用能力以及解決實際問題的能力。 在這半學期里,我們不斷學習、不斷積累并且不斷的提高。在楊老師的悉心指導下,我們從最初的開題報告開始做起,進行設計方案的確定;原理圖的繪制、PCB的繪制和焊接、程序的編寫和系統(tǒng)的調試等幾個階段。這次的畢業(yè)設計,是對我這四年來所學的專業(yè)知識是否踏實的檢驗,讓我對這四年中所學知識進行了綜合,也讓我溫習了一些已經(jīng)快要淡忘的專業(yè)知識,并且還學到了一些實際工程經(jīng)驗。與此同時,我也充分認識到自身的許多不足:基礎知識學得不夠扎實,缺乏綜合運用及理論聯(lián)系實際的能力等。(2)設計收獲體會:在設計過程中,我通過查閱大量有關資料,與同學交流經(jīng)驗和自學,并向老師請教等方式,使自己學到了不少知識,也經(jīng)歷了不少艱辛,但收獲同樣巨大。在整個設計中我懂得了許多東西,也培養(yǎng)了我獨立工作的能力,樹立了對自己工作能力的信心,相信會對今后的學習工作生活有非常重要的影響。而且大大提高了動手的能力,使我充分體會到了在創(chuàng)造過程中探索的艱難和成功時的喜悅。雖然這個設計做的也不太好,但是在設計過程中所學到的東西是這次畢業(yè)設計的最大收獲和財富,使我終身受益。參考文獻[1] 潘松,黃繼業(yè). EDA技術與VHDL(第二版).清華大學出版社,2009[2] 劉江海. ,2009[3] 李莉. 電子設計自動化課程設計與項目實例,2009[4] [5] 焦素敏. ,2009[6] ,2009[7] 王振紅. 電子技術基礎實驗及其綜合設計. 機械工業(yè)出版社,2007[8] 王誠, FPGA/CPLD設計(基礎篇和高級篇)[M].人民郵電出版社,2005[9] 劉秋云. Verilog HDL 設計實踐與指導[M].機械工業(yè)出版社, 2005[10] 張紅潤,張亞凡. FPGA/,2009[11] (EDA),2002[12] [M].機械工業(yè)出版社,2008[13] [14] 王行,李衍. EDA技術入門與提高[M].西安電子科技大學出版社,2009[15] 王誠, FPGA/CPLD設計(基礎篇)[M].人民郵電出版社,2005[16] 黃正謹,20
點擊復制文檔內容
環(huán)評公示相關推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1