基于vhdl的數(shù)字電子鐘的設(shè)計(jì)-資料下載頁
2024-11-10 03:16本頁面
【導(dǎo)讀】的電子時(shí)鐘的設(shè)計(jì)。EDA技術(shù)使得電子電路設(shè)計(jì)者。的工作僅限于利用硬件描述語言和EDA軟件平臺(tái)來完成對系統(tǒng)硬件功能的實(shí)現(xiàn)，極大地提高了設(shè)計(jì)效率，縮短了設(shè)計(jì)周期，節(jié)省了設(shè)計(jì)成本。計(jì)算機(jī)輔助測試和計(jì)算機(jī)輔助工程的概念發(fā)展而來的。技術(shù)的發(fā)展分為CAD、CAE和EDA這三個(gè)階段。了60nm，目前正向45nm邁進(jìn)。大容量的可編程邏輯器件陸續(xù)面世，對電子設(shè)計(jì)的。工具提出了更高的要求，提供了廣闊的發(fā)展空間，促進(jìn)了EDA技術(shù)的新成。的EDA工具軟件，有效地將EDA技術(shù)推向成熟。電子時(shí)鐘是一個(gè)將“時(shí)”“分”“秒”顯示于人的視覺器官的計(jì)時(shí)裝置。計(jì)時(shí)周期為24小時(shí)；顯示滿刻度為23時(shí)59分59秒，另外具備校時(shí)功能。此，一個(gè)基本的數(shù)字鐘電路主要由“時(shí)”“分”“秒”計(jì)數(shù)器校時(shí)電路組成。60秒發(fā)送一個(gè)“分脈沖”信號(hào)，該信號(hào)將被送到“時(shí)計(jì)數(shù)器”。采用24進(jìn)制計(jì)數(shù)器，可實(shí)現(xiàn)對一天24小時(shí)的累計(jì)?！皶r(shí)”“分”“秒”計(jì)數(shù)器的輸出狀態(tài)六段顯示譯碼器譯碼。
【正文】 64GND65VCCIO466IO67IO68IO69IO70IO71IO72IO73IO74IO75IO76IO77IO78IO79G N D80V C C I O 381IO82IO83IO84IO85C O N F _ D O N E86nS T A T U S87T C K88T M S89T D O90G N D G _P L L 291C L O C K 992C L O C K 093V C C A _P L L 294T D 195IO96IO97IO98IO99IO10 0G N D10 1V C C I O 310 2IO10 3IO10 4IO10 5IO10 6IO10 7IO10 8IO109IO110IO111IO112IO113IO114VCCIO2115GND116VCCINT117GND118IO119IO120IO121IO122IO123IO124IO125VCCINT126GND127IO128IO129IO130IO131IO132IO133IO134VCCINT135GND136VCCIO2137GND138IO139IO140IO141IO142IO143IO144A L T E R Ac yc lon eE P 1 C 3 T 1 44 C 8TMU?C om po ne nt _ 1A7B1C2D6LT3B I /R B O4R B I5a13b12c11d10e9f15g14U?74 L S 48A7B1C2D6LT3B I /R B O4R B I5a13b12c11d10e9f15g14U?74 L S 48A7B1C2D6LT3B I /R B O4R B I5a13b12c11d10e9f15g14U?74 L S 48A7B1C2D6LT3B I /R B O4R B I5a13b12c11d10e9f15g14U?74 L S 48A7B1C2D6LT3B I /R B O4R B I5a13b12c11d10e9f15g14U?74 L S 48A7B1C2D6LT3B I /R B O4R B I5a13b12c11d10e9f15g14U?74 L S 48V C CV C CV C CV C C+ + + Q?N P ND?L E DD?L E DD?L E DP or tV C CV C C 按下板的復(fù)位按鈕，時(shí)鐘開始運(yùn)行，由跳線帽可以選擇頻率設(shè)定時(shí)鐘的快慢 。LED上可以顯示時(shí)鐘，由鎖定的引腳所對應(yīng)的按鈕可以鎖定時(shí)鐘時(shí)間和復(fù)位。 參考 文獻(xiàn) : [1] 江國強(qiáng) ， EDA 技術(shù)及應(yīng)用 — 2版 [M]． 北京：電子工業(yè)出版社， [2] 杜玉遠(yuǎn)． EDA設(shè)計(jì)快速入門圓 [M]．電子世界， 2020,(1):24 [3] 劉寶琴 ,ALTERA 可編程邏輯器件及其應(yīng)用 [M].北京 :清華大學(xué)出版社 ,1995. [4] 潘松，黃繼業(yè) .EDA 技術(shù)實(shí)用教程 [M].北京：科學(xué)出版社 ,2020 結(jié)語 ： 基于 EDA 技術(shù)的現(xiàn)場可編程門陣列 FPGA 集成度高 ,結(jié)構(gòu)靈活 ,設(shè)計(jì)方法多樣 ,開發(fā)周期短 ,調(diào)試方便 ,修改容易 ,應(yīng)用領(lǐng)域極為廣泛。面對科學(xué)技術(shù)高速發(fā)展、市場競爭十分激烈的現(xiàn)實(shí) ,熟練的掌握 EDA 設(shè)計(jì)技術(shù) ,靈活巧妙的使用 FPGA 至關(guān)重要 ,其前景將是十分樂觀的 ，希望大家認(rèn)真學(xué)好這門課程 。
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1