基于vhdl的數(shù)字電子鐘的設(shè)計-文庫吧在線文庫
【正文】 模塊：用來對秒進(jìn)行計時，當(dāng)記到計數(shù)器的低四位為 1001 時，若高三位不是 101 時，則秒計數(shù)器加 7，目的是使計數(shù)值變?yōu)?BCD碼。 “ 時計數(shù)器 ”采用 24 進(jìn)制計數(shù)器，可實現(xiàn)對一天 24 小時的累計。 5. 掌握電子電路一般的設(shè)計方法，并了解電子產(chǎn)品的研制開發(fā)過程，基本掌握電子 電路安裝和調(diào)試的方法。一般把 EDA技術(shù)的發(fā)展分為 CAD、 CAE和 EDA這三個階段。 EDA技術(shù)就是依靠功能強(qiáng)大的電子計算機(jī)，在 EDA 工具軟件平臺上，對硬件描述語言HDL（ Hardware Description Language）為系統(tǒng)邏輯描述手段完成的設(shè)計文件，自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、仿真，直到下載到可編程邏輯器件 CPLD/FPGA 或?qū)Ｓ眉呻娐?ASIC（ Application Specific Integrated Circuit）芯片中，實現(xiàn)既定的電子電路設(shè)計功能。 2. 掌握十六進(jìn)制，二十四進(jìn)制，六十進(jìn)制計數(shù)器的設(shè)計方法。它的計時周期為 24小時；顯示滿刻度為 23 時 59 分 59 秒，另外具備校時功能。規(guī)定每一模塊的功能和各模塊之間的接口。 use 。 begin daout=count。139。 elsif(count1660)then count=count+1。 end fun。 entity minute is port(clk,reset,clk1,sethour:in std_logic。 enhour=(enhour_1 or enhour_2)。139。039。當(dāng)計數(shù)器的高三位小于 010，低四位小于 1001 時，計數(shù)器加 1；若當(dāng)計數(shù)器記到 0100100 時，則有一進(jìn)位。 architecture fun of hour is signal count:std_logic_vector(5 downto 0)。)then if(count(3 downto 0)=1001)then if(count1623)then count=count+7。 end fun。 architecture a of clock_top is ponent second port(clk,reset,setmin:in std_logic。 ponent hour port(clk,reset:in std_logic。 （二） 硬件 設(shè)計 ： 利用 QuartusII 把程序?qū)懭雽嶒灠澹鶕?jù)上面的輸入輸出引腳，鎖定到芯片引腳。面對科學(xué)技術(shù)高速發(fā)展、市場競爭十分激烈的現(xiàn)實 ,熟練的掌握 EDA 設(shè)計技術(shù) ,靈活巧妙的使用 FPGA 至關(guān)重要 ,其前景將是十分樂觀的 ，希望大家認(rèn)真學(xué)好這門課程 。 u3:hour port map(clk=enhour_re, reset=reset, daout=hour_daout)。 daout:out std_logic_vector(6 downto 0))。 hour_daout:out std_logic_vector(5 downto 0) )。 end if。event and clk=39。 daout:out std_logic_vector(5 downto 0) )。 end fun。 elsif(count1660)then count=count+1。139。 begin daout=count。 use 。 end if。 else count=0000000。 elsif(clk39。 architecture fun of second is signal count:std_logic_vector(6 downto 0)。 SECOND 模塊給MINUTE 的時鐘由 SETMINUTE 和它本身記到 60的進(jìn)位兩部分組成。校時電路器是用來對 “ 時 ”“ 分 ”“ 秒 ” 顯示數(shù)字進(jìn)行校時調(diào)整的。 2. 三個按鍵開關(guān)（清零，調(diào)小時，調(diào)分鐘）。特別重要的是，世界各 EDA公司致力推出兼容各種硬件實現(xiàn)方案和支持標(biāo)準(zhǔn)硬件描述語言的 EDA工具軟件，有效地將 EDA技術(shù)推向成熟?；?VHDL 的數(shù)字 電子鐘設(shè)計 摘要： 在簡要介紹了 EDA 技術(shù)特點(diǎn)的基礎(chǔ) 上 ，用 EDA 技術(shù)作為開發(fā)手段，采用了頂層圖形設(shè)計思想，基于硬件描述語言，以可編程器件為核心 ,實現(xiàn)計時 24 小時的電子時鐘的設(shè)計。大容量的可編程邏輯器件陸續(xù)面世，對電子設(shè)計的工具提出了更高的要求，提供了廣闊的發(fā)展空間，促進(jìn)了 EDA技術(shù)的新成。 三．硬件要求 1． 8 位 8段掃描共陰極數(shù)碼顯示管。通過六位ＬＥＤ七段顯示器顯示出來。當(dāng)計數(shù)器的低四位不為 1001 時，計數(shù)器加 1。 end entity second。)then count=0000000。 end if。 end if。 MINUTE 模塊源程序如下： library ieee。 sig
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1