【正文】 復位信號， SETMIN— 分加 1信號， SETHOUR— 秒加 1信號 輸出： SECOND_DAOUT— 秒輸出， MINUTE_DAOUT— 分輸出， HOUR_DAOUT— 時輸出 時序仿真：程序主要運用計數(shù)器完成，在時鐘 脈沖的作用下，完成時鐘功能，由時序圖可以看出每一個時鐘脈沖上升沿秒加 1，當接收到 reset 信號，即 reset為高電平，所有計數(shù)為零，并重新計數(shù)， setmin 和 sethour 可以完成調節(jié)時鐘功能，都是高電平調節(jié)，每來一個脈沖，相應的時或分加 1。 entity second is port(clk,reset,setmin:in std_logic。 enmin=(enmin_1 or enmin_2)。139。039。若高三位是 101時，則有一進位。 daout:out std_logic_vector(6 downto 0) )。139。 else count=count+7。 else count=0000000。 HOUR 模塊源程序如下： library ieee。 process(clk,reset) begin if(reset=39。 end if。 HOUR 模塊源程序如下： library ieee。 enmin:out std_logic)。 end ponent。本次驗證利用實驗板的模式 7，根據(jù)板的說明書，鎖定引腳并下載程序。LED上可以顯示時鐘，由鎖定的引腳所對應的按鈕可以鎖定時鐘時間和復位。 begin u1:second port map(reset=reset, clk=clk, setmin=setmin, enmin=enmin_re, daout=second_daout)。 ponent minute port(clk,reset,clk1,sethour:in std_logic。 entity clock_top is port(clk,reset,setmin,sethour:in std_logic。 else count=000000。)then count=000000。 use 。 end if。 else count=0000000。 elsif(clk39。 architecture fun of minute is signal count:std_logic_vector(6 downto 0)。 MINUTE 模塊的時鐘由 SETMIN 和 SECOND 記到 60的進位兩部分組成。 else count=0000000。 else count=count+7。139。 daout:out std_logic_vector(6 downto 0) )。若高三位是 101時，則有一進位。譯碼顯示電路“ 時 ”“ 分 ”“ 秒 ” 計數(shù)器的輸出狀態(tài)六段顯示譯碼器譯碼。 6. 培養(yǎng)獨立分析問題，解決問題的能力。 20世紀 90年代以來，微電子工藝有了驚人的發(fā)展， 2020年工藝水平已經(jīng)達到了 60nm，目前正向 45nm邁進。 關鍵字： EDA 電子時鐘 CPLD VHDL 引言： 現(xiàn)代電子技術的核心是 EDA(Electronic Design Automation)技術。 一般情況下 EDA軟件我們使用 Quartus II或 Max+plux II,它們的設計流程為： 1） 編輯設計圖形文件 2） 編譯設計文件 3） 仿真設計文件 4） 編程下載設計文件 一 .設計要求 設計一個電子鐘，要求可以顯示時、分、秒，用戶可以設置時間 . 二 .實驗目的 1. 掌握多位計數(shù)器相連的設計方法。 四．設計原理 電子時 鐘是一個將 “ 時 ”“ 分 ”“ 秒 ” 顯示于人的視覺器官的計時裝置。 在同一ＣＰＬＤ芯片口集成如下電路模塊： １．電子鐘計數(shù)采用層次化設計，將設計任務分成若干個模塊。 SECOND 模塊源程序如下： library ieee。 signal enmin_1,enmin_2:std_logic。event and clk=39。 end if。 end process。 use 。 enhour_2=(sethour and clk1)。)then if(count(3 downto 0)=1001)then if(count1660)then if(count=1011001)then enhour_1=39。 enhour_1=39。 模塊：用來對時進行計數(shù)，當記到計數(shù)器的低四位為 1001 時，若高三位小于 010 時，則時計數(shù)器加 7，目的是使計數(shù)值變?yōu)?BCD 碼。 end entity hour。139。 end process。 end clock_top。 end ponent。 end a。