freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

基于vhdl的數(shù)字電子鐘的設計(文件)

2024-12-04 03:16 上一頁面

下一頁面
 

【正文】 n,sethour:in std_logic。 end fun。 else count=000000。)then if(count(3 downto 0)=1001)then if(count1623)then count=count+7。)then count=000000。 architecture fun of hour is signal count:std_logic_vector(5 downto 0)。 use 。當計數(shù)器的高三位小于 010,低四位小于 1001 時,計數(shù)器加 1;若當計數(shù)器記到 0100100 時,則有一進位。 end if。039。 else count=0000000。139。 elsif(clk39。 enhour=(enhour_1 or enhour_2)。 architecture fun of minute is signal count:std_logic_vector(6 downto 0)。 entity minute is port(clk,reset,clk1,sethour:in std_logic。 MINUTE 模塊的時鐘由 SETMIN 和 SECOND 記到 60的進位兩部分組成。 end fun。 else count=0000000。 elsif(count1660)then count=count+1。 else count=count+7。139。139。 begin daout=count。 daout:out std_logic_vector(6 downto 0) )。 use 。若高三位是 101時,則有一進位。規(guī)定每一模塊的功能和各模塊之間的接口。譯碼顯示電路“ 時 ”“ 分 ”“ 秒 ” 計數(shù)器的輸出狀態(tài)六段顯示譯碼器譯碼。它的計時周期為 24小時;顯示滿刻度為 23 時 59 分 59 秒,另外具備校時功能。 6. 培養(yǎng)獨立分析問題,解決問題的能力。 2. 掌握十六進制,二十四進制,六十進制計數(shù)器的設計方法。 20世紀 90年代以來,微電子工藝有了驚人的發(fā)展, 2020年工藝水平已經(jīng)達到了 60nm,目前正向 45nm邁進。 EDA技術就是依靠功能強大的電子計算機,在 EDA 工具軟件平臺上,對硬件描述語言HDL( Hardware Description Language)為系統(tǒng)邏輯描述手段完成的設計文件,自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、仿真,直到下載到可編程邏輯器件 CPLD/FPGA 或?qū)S眉呻娐?ASIC( Application Specific Integrated Circuit)芯片中,實現(xiàn)既定的電子電路設計功能。 關鍵字: EDA 電子時鐘 CPLD VHDL 引言: 現(xiàn)代電子技術的核心是 EDA(Electronic Design Automation)技術。一般把 EDA技術的發(fā)展分為 CAD、 CAE和 EDA這三個階段。 一般情況下 EDA軟件我們使用 Quartus II或 Max+plux II,它們的設計流程為: 1) 編輯設計圖形文件 2) 編譯設計文件 3) 仿真設計文件 4) 編程下載設計文件 一 .設計要求 設計一個電子鐘,要求可以顯示時、分、秒,用戶可以設置時間 . 二 .實驗目的 1. 掌握多位計數(shù)器相連的設計方法。 5. 掌握電子電路一般的設計方法,并了解電子產(chǎn)品的研制開發(fā)過程,基本掌握電子 電路安裝和調(diào)試的方法。 四.設計原理 電子時 鐘是一個將 “ 時 ”“ 分 ”“ 秒 ” 顯示于人的視覺器官的計時裝置。 “ 時計數(shù)器 ”采用 24 進制計數(shù)器,可實現(xiàn)對一天 24 小時的累計。 在同一CPLD芯片口集成如下電路模塊: 1.電子鐘計數(shù)采用層次化設計,將設計任務分成若干個模塊。 邏輯功能圖: 六 .設計過程 (一) 軟件設計: 模塊:用來對秒進行計時,當記到計數(shù)器的低四位為 1001 時,若高三位不是 101 時,則秒計數(shù)器加 7,目的是使計數(shù)值變?yōu)?BCD碼。 SECOND 模塊源程序如下: library ieee。 enmin:out std_logic。 signal enmin_1,enmin_2:std_logic。 process(clk,reset,setmin) begin if(reset=39。event and clk=39。count=0000000。 end if。after 100 ns。 end process。當計數(shù)器的低四位不為 1001 時,計數(shù)器加 1。 use 。 end entity minute。 enhour_2=(sethour and clk1)。)then count=0000000。)then if(count(3 downto 0)=1001)then if(count1660)then if(
點擊復制文檔內(nèi)容
教學課件相關推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1