【正文】 是使計(jì)數(shù)值變?yōu)?BCD碼。 process(clk,reset,sethour) begin if(reset=39。after 100 ns。 begin daout=count。 CLOCK_TOP 模塊：用來對元件進(jìn)行例化，以及對 端口進(jìn)行映射。 daout:out std_logic_vector(5 downto 0))。 參考 文獻(xiàn) : [1] 江國強(qiáng) ， EDA 技術(shù)及應(yīng)用 — 2版 [M]． 北京：電子工業(yè)出版社， [2] 杜玉遠(yuǎn)． EDA設(shè)計(jì)快速入門圓 [M]．電子世界， 2020,(1):24 [3] 劉寶琴 ,ALTERA 可編程邏輯器件及其應(yīng)用 [M].北京 :清華大學(xué)出版社 ,1995. [4] 潘松，黃繼業(yè) .EDA 技術(shù)實(shí)用教程 [M].北京：科學(xué)出版社 ,2020 結(jié)語 ： 基于 EDA 技術(shù)的現(xiàn)場可編程門陣列 FPGA 集成度高 ,結(jié)構(gòu)靈活 ,設(shè)計(jì)方法多樣 ,開發(fā)周期短 ,調(diào)試方便 ,修改容易 ,應(yīng)用領(lǐng)域極為廣泛。 enhour:out std_logic。 end if。 entity hour is port(clk,reset:in std_logic。 end if。 signal enhour_1,enhour_2:std_logic。 end if。)then count=0000000。當(dāng)計(jì)數(shù)器的低四位不為 1001 時(shí)，計(jì)數(shù)器加 1。 三．硬件要求 1． 8 位 8段掃描共陰極數(shù)碼顯示管?；?VHDL 的數(shù)字 電子鐘設(shè)計(jì) 摘要： 在簡要介紹了 EDA 技術(shù)特點(diǎn)的基礎(chǔ) 上 ，用 EDA 技術(shù)作為開發(fā)手段，采用了頂層圖形設(shè)計(jì)思想，基于硬件描述語言，以可編程器件為核心 ,實(shí)現(xiàn)計(jì)時(shí) 24 小時(shí)的電子時(shí)鐘的設(shè)計(jì)。 2. 三個(gè)按鍵開關(guān)（清零，調(diào)小時(shí)，調(diào)分鐘）。 SECOND 模塊給MINUTE 的時(shí)鐘由 SETMINUTE 和它本身記到 60的進(jìn)位兩部分組成。 elsif(clk39。 end if。 begin daout=count。 elsif(count1660)then count=count+1。 daout:out std_logic_vector(5 downto 0) )。 end if。 daout:out std_logic_vector(6 downto 0))。面對科學(xué)技術(shù)高速發(fā)展、市場競爭十分激烈的現(xiàn)實(shí) ,熟練的掌握 EDA 設(shè)計(jì)技術(shù) ,靈活巧妙的使用 FPGA 至關(guān)重要 ,其前景將是十分樂觀的 ，希望大家認(rèn)真學(xué)好這門課程 。 ponent hour port(clk,reset:in std_logic。 end fun。 architecture fun of hour is signal count:std_logic_vector(5 downto 0)。039。 enhour=(enhour_1 or enhour_2)。 end fun。139。 use 。它的計(jì)時(shí)周期為 24小時(shí)；顯示滿刻度為 23 時(shí) 59 分 59 秒，另外具備校時(shí)功能。 EDA技術(shù)就是依靠功能強(qiáng)大的電子計(jì)算機(jī)，在 EDA 工具軟件平臺上，對硬件描述語言HDL（ Hardware Description Language）為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、仿真，直到下載到可編程邏輯器件 CPLD/FPGA 或?qū)Ｓ眉呻娐?ASIC（ Application Specific Integrated Circuit）芯片中，實(shí)現(xiàn)既定的電子電路設(shè)計(jì)功能。 5. 掌握電子電路一般的設(shè)計(jì)方法，并了解電子產(chǎn)品的研制開發(fā)過程，基本掌握電子 電路安裝和調(diào)試的方法。 邏輯功能圖： 六 .設(shè)計(jì)過程 （一） 軟件設(shè)計(jì)： 模塊：用來對秒進(jìn)行計(jì)時(shí)，當(dāng)記到計(jì)數(shù)器的低四位為 1001 時(shí)，若高三位不是 101 時(shí)，則秒計(jì)數(shù)器加 7，目的是使計(jì)數(shù)值變?yōu)?BCD碼。 process(clk,reset,setmin) begin if(reset=39。after 100 ns。 end entity minute。 end if。 use 。 elsif(count1623)then count=count+1。 end ponent。 引腳鎖定： clk——pin_93,sethour—— pin_7, Setmin—— pin_4,reset—— pin_10 hour[0]到hour[5]—— pin_73,pin_74,pin75,pin_76,pin_77,pin_78 Minute[0]到 minute[6]——pin_51,pin_52,pin_67,pin_68,pin_69,pin_70,pin_71 Second[0]到 second[6]——pin_39,pin_40,pin_41,pin_4