【正文】 系統(tǒng)設計的基本點。 (5) 版圖生成 用相應的軟件處理后，就可以拿去制版。 tem2=0000。 qout2=tem2。039。 else tem1=tem1+1。 qin3 : in std_logic_vector(3 downto 0)。 then if t=7 then t:=0。 sel =10111111。 architecture behave of decode47 is begin with qin select qout=00000011 when 0000, 顯示 0 10011111 when 0001, 顯示 1 00100101 when 0010, 顯示 2 00001101 when 0011, 顯示 3 10011001 when 0100, 顯示 4 01001001 when 0101, 顯示 5 01000001 when 0110, 顯示 6 00011111 when 0111, 顯示 7 00000001 when 1000, 顯示 8 00011001 when 1001, 顯示 9 00010001 when 1010, 顯示 A 11000001 when 1011, 顯示 B 01100011 when 1100, 顯示 C 10000101 when 1101, 顯示 D 01100001 when 1110, 顯示 E 11111101 when 1111, 顯示 00000011 when others。event and clk=39。 use 。 case t is when 0 to counter_len/2=qout=39。 經(jīng)過本次設計使我對大學四年期間所學習到的知識得以進一步的實踐，這將對我走出校園走上工作崗位奠定堅實的基礎。在整個設計過程中，包括前期中期和后期，我都有著許多不同的體會： 在本次課程設計的過程中，我也發(fā)現(xiàn)很多的問題，給我的感覺就是很難，很不順手，看似很簡單的電路，要動手把它給設計出來，是很難的一件事，主要原因是我們沒有經(jīng)常動手設計過電路，還有資料的查找也是一大難題， 這就要求我們在以后的學習中，應該注意到這一點，更重要的是我們要學會把從書本中學到的知識和實際的電路聯(lián)系起來，這不論是對我們以后的就業(yè)還是學習，都會起到很大的促進和幫助，我相信，通過這次的課程設計，在下一階段的學習中我會更加努力，力爭把這門課學好，學精。139。 end behave。 begin if(rst=39。 use 。 sel =11101111。 qout=0000。 entity sel is port (clk : in std_logic。 if tem1=1001 then tem1=0000。 end fen24。 else tem1=tem1+1。 signal tem2:std_logic_vector(3 downto 0)。 (4) 門級模擬對電路用 VHDL。 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。綜合器在工作前，必 須給定所要實現(xiàn)的硬件結(jié)構(gòu)參數(shù)，它的功能就是將軟件描述與給定的硬件結(jié)構(gòu)用一定的方式聯(lián)系起來。 計時位選擇電路 ............................... 錯誤 !未定義書簽。作為一個學電子信息專業(yè)的學生，我們必須不斷地了解更多的新產(chǎn)品信息，這就更加要求我們對 EDA有個全面的認識。 時鐘分頻模塊 ................................... 錯誤 !未定義書簽。 EDA 技術(shù)是以計算機為工具，根據(jù)硬件描述語言 HDL（ Hardware Description language）完成的設計文件，自動地完成邏輯編譯、化簡、分割、綜合及優(yōu)化、布局布線、仿真以及對于特定目標芯片的適配編譯和編程下載等工作。 1993 年， IEEE 對 VHDL 進行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴展 VHDL 的內(nèi)容，公布了新版本的 VHDL，即 IEEE標準的 10761993 版本，（簡稱 93 版）。 3. 3 VHDL 的設計流程 (1) 設計輸入根據(jù)電路設計所提出的要求，將程序輸入到 VHDL 編輯器中去編輯。 carry : out std_logic )。 carry=39。 qout1 : out std_logic_vector(3 downto 0)。139。 use 。039。 when 3=qout=qin3。 7 段譯碼顯示 實體名： decode47 功 能：實現(xiàn)數(shù)碼顯示管的編碼顯示 接 口： qin BCD 碼輸入 qout七段碼輸出 library ieee。 end fen1。 end case。)then t:=0。 小時計數(shù)器仿真 六個數(shù)碼管動態(tài)掃描顯示時間的仿真驗證。 [3]《 電子學入門》科學出版社，【日】新電器編輯部。139。 qout:out std_logic )。 else t:=t+1。 use