【正文】 end a。 end clock_top。139。 模塊：用來對時進(jìn)行計數(shù)，當(dāng)記到計數(shù)器的低四位為 1001 時，若高三位小于 010 時，則時計數(shù)器加 7，目的是使計數(shù)值變?yōu)?BCD 碼。)then if(count(3 downto 0)=1001)then if(count1660)then if(count=1011001)then enhour_1=39。 use 。 end if。 signal enmin_1,enmin_2:std_logic。 在同一ＣＰＬＤ芯片口集成如下電路模塊： １．電子鐘計數(shù)采用層次化設(shè)計，將設(shè)計任務(wù)分成若干個模塊。 一般情況下 EDA軟件我們使用 Quartus II或 Max+plux II,它們的設(shè)計流程為： 1） 編輯設(shè)計圖形文件 2） 編譯設(shè)計文件 3） 仿真設(shè)計文件 4） 編程下載設(shè)計文件 一 .設(shè)計要求 設(shè)計一個電子鐘，要求可以顯示時、分、秒，用戶可以設(shè)置時間 . 二 .實(shí)驗?zāi)康? 1. 掌握多位計數(shù)器相連的設(shè)計方法。 20世紀(jì) 90年代以來，微電子工藝有了驚人的發(fā)展， 2020年工藝水平已經(jīng)達(dá)到了 60nm，目前正向 45nm邁進(jìn)。譯碼顯示電路“ 時 ”“ 分 ”“ 秒 ” 計數(shù)器的輸出狀態(tài)六段顯示譯碼器譯碼。 daout:out std_logic_vector(6 downto 0) )。 else count=count+7。 MINUTE 模塊的時鐘由 SETMIN 和 SECOND 記到 60的進(jìn)位兩部分組成。 elsif(clk39。 end if。)then count=000000。 entity clock_top is port(clk,reset,setmin,sethour:in std_logic。 begin u1:second port map(reset=reset, clk=clk, setmin=setmin, enmin=enmin_re, daout=second_daout)。本次驗證利用實(shí)驗板的模式 7，根據(jù)板的說明書，鎖定引腳并下載程序。 enmin:out std_logic)。 end if。 HOUR 模塊源程序如下： library ieee。 else count=count+7。 daout:out std_logic_vector(6 downto 0) )。039。 enmin=(enmin_1 or enmin_2)。 ２．端口引腳名稱 輸入 ｃｌｋ，ｒｅｓｅｔ，ｓｅｔｍｉｎ，ｓｅｔｈｏｕｒ 輸出 ｓｅｃｏｎｄ — ｄａｏｕｔ，ｍｉｎｕｔｅ－ｄａｏｕｔ， ｈｏｕｒ－ｄａｏｕｔ 五．設(shè)計原理圖 cl kr e se tse t m i ne n m i nd a o u t [ 6 . . 0 ]cl kcl k 1r e se tse t h o u renhourd a o u t [ 6 . . 0 ]cl kr e se td a o u t [ 5 . . 0 ]s e co n d : u 1h o u r: u 3cl kre s e ts e t m i ns e t h o u rs e co n d _ d a o u t [ 6 . . 0 ]m i n u t e _ d a o u t [ 6 . . 0 ]h o u r_ d a o u t [ 5 . . 0 ]m i n u t e : u 2 輸入： CLK— 時鐘脈沖， RESET— 復(fù)位信號， SETMIN— 分加 1信號， SETHOUR— 秒加 1信號 輸出： SECOND_DAOUT— 秒輸出， MINUTE_DAOUT— 分輸出， HOUR_DAOUT— 時輸出 時序仿真：程序主要運(yùn)用計數(shù)器完成，在時鐘 脈沖的作用下，完成時鐘功能，由時序圖可以看出每一個時鐘脈沖上升沿秒加 1，當(dāng)接收到 reset 信號，即 reset為高電平，所有計數(shù)為零，并重新計數(shù)， setmin 和 sethour 可以完成調(diào)節(jié)時鐘功能，都是高電平調(diào)節(jié)，每來一個脈沖，相應(yīng)的時或分加 1。 4. 了解軟件的元件管理含義以及模塊元件之間的連接概念。 EDA技術(shù)使得電子電路設(shè)計者的工作僅限于利用硬件描述語言和 EDA 軟件平臺來完成對系統(tǒng)硬件功能的實(shí)現(xiàn)，極大地提高了設(shè)計效率，縮短了設(shè)計周期，節(jié)省了設(shè)計成本。因此，一個基本的數(shù)字鐘電路主要由 “ 時 ”“ 分 ”“ 秒 ” 計數(shù)器校時電路組成。 use 。)then if(count(3 downto 0)=1001)then if(count1660)then if(count=1011001)then enmin_1=39。 模塊：用來對分進(jìn)行計時，當(dāng)記到計數(shù)器的低四位為 1001 時，若高三位不是 101 時，則分計數(shù)器加 7，目的