【正文】 圖中，正十字的中心部分是測試其方塊電阻的有效區(qū)域 由中 心伸出的四條邊稱為引出臂 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 69 二、結(jié)深 Xj測量 ? 常用磨角法和滾槽法 jXS inl? ?? 直接測量 ? 染色原理：當(dāng)在結(jié)面上滴有染色液時(shí)，結(jié)兩側(cè)的硅與染色液形成微電池，兩個(gè)極區(qū)反應(yīng)不同，于是染色出現(xiàn)差異，結(jié)面被顯示出來； ? 這兩種方法都是利用 P區(qū)和 N區(qū)在染色上的差異，使 PN結(jié)的界面顯現(xiàn)出來，測量其深度； 1，磨角法 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 70 ? 干涉法測量 2jXN???λ ：光源波長 N：干涉條紋數(shù) ? 滾槽法 2jX Y X YXRD????D: 滾槽直徑 X、 Y由顯微鏡讀出 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 71 ? 染色方法： ? 化學(xué)染色 濃 HNO3 滴入 0?1?0?5％（體積）的 HF，制成染色液，樣品放入幾分鐘， P區(qū)會(huì)變暗； ? 化學(xué)鍍 CUSO45H2O:HF(48％ )?H2O?5克 ?2ml?50ml 浸沒硅片，光照約 30?；由于， n型硅的電化學(xué)勢比 Cu高，置換出 Cu淀積在 n型硅的表面，呈紅色。 PN 結(jié) 顯 示 技 術(shù) Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 72 三、摻雜分布測量 1. C－ V測量 (Capacitance Voltage Measurement) 從測量結(jié)的反偏電容和電壓的關(guān)系可以測得擴(kuò)散層的摻雜分布。對于 突變結(jié) ，結(jié)電容由下式給出： C(V)=[q?sNB/2]1/2[Vbi?VR(2KT/q)]1/2 式中， ?s 為硅的介電常數(shù)， Nb 為襯底摻雜濃度，Vbi 為結(jié)的內(nèi)建勢， VR 為反偏電壓； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 73 用擴(kuò)展電阻法配合磨角法可在斜面上逐點(diǎn)測量擴(kuò)展電阻，通過計(jì)算機(jī)系統(tǒng)可自動(dòng)換算成電阻率和雜質(zhì)濃度分布，并可自動(dòng)繪制出分布曲線 。 利用金屬探針與半導(dǎo)體材料接觸，從電流－電壓曲線原點(diǎn)附近的特性來定出材料電阻率的一種方法。 ? ? ?2 R aSR a：為經(jīng)驗(yàn)校正因子 ； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 74 用高能離子束轟擊樣品，使其產(chǎn)生正負(fù)二次離子，將這些二次離子引入質(zhì)譜儀進(jìn)行分析，再由檢測系統(tǒng)收集，據(jù)此識(shí)別樣品的組分。 (Secondary Ion Mass Spectrascopy: SIMS) Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 75 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 76 167。 擴(kuò)散工藝常見的質(zhì)量問題及分析 一，硅片表面不良 1，表面合金點(diǎn) —主要是表面濃度太高所致 （ 1）預(yù)淀積時(shí)攜帶源的氣體流量過大，或在通氣時(shí)發(fā)生氣體流量過沖； （ 2）源溫過高，使擴(kuò)散源的蒸汽壓過高； （ 3）源的純度不高 ,含有雜質(zhì)或水分； （ 4）預(yù)淀積時(shí)擴(kuò)散溫度過高，時(shí)間過長； ? 為改善高濃度擴(kuò)散的表面，常在濃度較高的預(yù)淀積氣氛中加一點(diǎn)氯氣，以防止合金點(diǎn)產(chǎn)生； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 77 2，表面黑點(diǎn)或白霧 （ 1）表面清洗不良，有殘留的酸性水汽； （ 2）純水或試劑過濾孔徑過大，含有大量的懸浮小顆粒； （ 3）預(yù)淀積氣體中含有水分 (包括擴(kuò)散攜帶氣體 N2)； （ 4）擴(kuò)散前硅片在空氣中時(shí)間過長，表面吸附酸性氣氛； 3，表面凸起物 —主要由較大粒徑的顆粒污染物經(jīng)高溫處理后形成的； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 78 4，表面氧化層顏色不一致 —通常是用 CVD預(yù)淀積時(shí)氧化層厚度不均勻；有時(shí)也可能是擴(kuò)散時(shí)氣路泄漏引起氣流紊亂或氣體含有雜質(zhì)，使擴(kuò)散過程中生長的氧化層不均勻所致； 5，硅片表面滑移線或硅片彎曲 —由硅片在高溫下的熱應(yīng)力引起； 6，硅片表面劃傷，邊緣缺損或硅片開裂 —通常由操作不當(dāng)或石英舟制作不良引起； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 79 二，漏電流大 漏電流大在 IC失效的諸因素中通常占據(jù)第一位；造成的原因很多，幾乎涉及所有工序，主要有： 1，表面沾污主要是重金屬離子和堿金屬離子）引起的表面漏電； 2， SiSiO2界面正電荷引起的表面溝道效應(yīng)在 P型區(qū)形成反型層或耗盡層，造成電路漏電流偏大； 3，氧化層的缺陷破壞了氧化層在擴(kuò)散時(shí)的掩蔽作用和氧化層在電路中的絕緣作用而導(dǎo)致漏電； 4，硅片的缺陷引起雜質(zhì)擴(kuò)散時(shí)產(chǎn)生管道擊穿； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 80 5，隔離擴(kuò)散深度和濃度不夠，造成島間漏電流大； 6，基區(qū)擴(kuò)散前有殘留氧化膜或基區(qū)擴(kuò)散濃度偏低，在發(fā)射區(qū)擴(kuò)散后表現(xiàn)為基區(qū)寬度小， ce間反向擊穿電壓低，漏電流大； 7，發(fā)射區(qū)擴(kuò)散表面濃度太低，引起表面；電流； 8，引線孔光刻套偏和側(cè)向腐蝕量過大后，由金屬布線引起的短路漏電流； 9，鋁合金溫度過高或時(shí)間過長，引起淺結(jié)器件發(fā)射結(jié)穿通； ? 減少或控制漏電流，需要在整個(gè)制造過程中全面、綜合地管理，防止有可能導(dǎo)致漏電的各個(gè)因素的產(chǎn)生。 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 81 三，薄層電阻偏差 薄層電阻偏差超規(guī)范是擴(kuò)散工藝最常見的質(zhì)量問題，其主要因素有： 1，擴(kuò)散爐溫失控或不穩(wěn)定； 2，用 CVD法預(yù)淀積時(shí)，氣體流量不穩(wěn)定或熱板溫度不穩(wěn)定； 3，用其它方法預(yù)淀積時(shí)，攜帶源的氣體流量不穩(wěn)定，或源溫失控； 4，預(yù)淀積或再擴(kuò)散時(shí)氣體管路泄漏或氣體含有雜質(zhì)； 5，有殘留氧化層或清洗過程產(chǎn)生較厚的自然氧化膜阻礙了雜質(zhì)擴(kuò)散； 6，預(yù)淀積或再擴(kuò)散過程中設(shè)備的故障或誤動(dòng)作； 7，操作人員的誤操作； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 82 ?光刻圖形邊緣不整齊 (有毛刺）擴(kuò)散后 PN結(jié)出現(xiàn)尖鋒； ?外延層的層錯(cuò)、位錯(cuò)密度過高，以及表面存在合金點(diǎn)、破壞點(diǎn)時(shí)，擴(kuò)散后使得 PN結(jié)面上出現(xiàn)尖鋒凸起（有時(shí)稱管道）； ? 集電結(jié)的表面處有針孔存在，發(fā)射區(qū)擴(kuò)散時(shí)，這些針孔下面的集電結(jié)上就有 N＋ 區(qū)出現(xiàn)； 四，器件特性異常 主要是檢測器件的擊穿電壓異常； hFE不合規(guī)范；小電流時(shí) hFE過低；穩(wěn)壓二極管穩(wěn)壓不合規(guī)范；電阻呈非線性等。 1，擊穿電壓異常 （ 1）分段擊穿（管道型擊穿） Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 83 ? 磷擴(kuò)散時(shí)發(fā)射區(qū)窗口的沾污引起分段擊穿 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 84 ? 發(fā)射區(qū)擴(kuò)散控制不好，使基區(qū)寬度過窄，導(dǎo)致 ec 和 bc之間擊穿電壓大為降低； ? PN結(jié)尖鋒面積較大，且電阻很小，當(dāng)加反偏時(shí)電流將突然變得很大，即成為低擊穿； 凡擊穿電壓 比正常值低的擊穿都屬于低壓擊穿，簡稱為低擊穿；其包括分段擊穿、軟擊穿以及電壓硬擊穿等。習(xí)慣上指低壓硬擊穿； （ 2） 低壓擊穿： Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 85 ?小島、位錯(cuò)、層錯(cuò)、破壞點(diǎn)合金點(diǎn)等引起 e、 c穿通 （ 3）軟擊穿 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 86 2，從工藝上提高晶體管 共發(fā)射極電流放大系數(shù) ?的途徑 : ? 減小基區(qū)寬度； ? 增加發(fā)射區(qū)雜質(zhì)濃度，降低基區(qū)雜質(zhì)濃度； ? 減小復(fù)合幾率，提高基區(qū)和勢壘區(qū)的載流子壽命；