cmos集成電路制造工藝-資料下載頁(yè)
2025-06-29 07:07本頁(yè)面
【正文】 OS所需的深n阱（），其制備過(guò)程如同低壓n阱的制備一樣，只是其制備時(shí)的工藝參數(shù)遠(yuǎn)大于低壓n阱制備時(shí)的工藝參數(shù)（如時(shí)間、濃度等），高壓n阱制備完成后制備高壓PMOS的p型漂移區(qū)和高壓NMOS的n型漂移區(qū)（），緊接著制備高壓NMOS的p阱（），接下來(lái)的工藝與標(biāo)準(zhǔn)低壓CMOS工藝完全一致，只是高壓PMOS的柵氧化層要另外先做一次（），以達(dá)到耐壓的要求?！?及第8步是高壓CMOS特有的， 5～7及9～。通過(guò)這個(gè)流程可以看到，新增的高壓管制造工藝都是在低壓CMOS電路制備前完成的，因此只需將制備低壓CMOS的襯底表面用二氧化硅及氮化硅保護(hù)，就完全消除高壓管制造工藝對(duì)低壓CMOS的影響。 高壓PMOS的厚柵氧刻蝕在許多高低壓兼容集成電路的應(yīng)用中，高壓PMOS的柵極往往需要與源極接相同的驅(qū)動(dòng)電壓，即為高電壓，這樣高壓PMOS的柵氧厚度很厚，不能采用與低壓CMOS電路相同的柵氧化層，而需要另外單獨(dú)制備一次。并且由于刻蝕時(shí)不僅存在于器件的縱向，而且也存在于橫向，所以這層厚柵氧化層就不能像標(biāo)準(zhǔn)低壓CMOS的薄柵氧化層一樣作為源漏擴(kuò)散的自然阻擋層，而必須在源漏擴(kuò)散之前把這層多余的厚柵氧化層刻蝕掉。所以在制作高壓PMOS管時(shí)需要在工藝制備中用一塊專門的掩膜版刻蝕此厚氧化層，然后再制備多晶硅柵。在制備多晶硅柵時(shí)，多晶硅柵光刻掩膜版必須與這塊專門的掩膜版套準(zhǔn)，最后利用多晶硅柵的自對(duì)準(zhǔn)來(lái)制備源漏。但是由于套刻時(shí)必然會(huì)存在套刻不準(zhǔn)的現(xiàn)象（由于精度等原因），(a)和(b)所示的左、右誤差。 ?。╝） (b) (a) 左誤差 (b) 右誤差如果多晶硅柵光刻掩膜版套準(zhǔn)出現(xiàn)左誤差時(shí)就會(huì)導(dǎo)致高壓PMOS的柵被擊穿，因?yàn)榭拷磪^(qū)的柵氧化層很?。蝗绻嗑Ч钖殴饪萄谀ぐ嫣诇?zhǔn)出現(xiàn)右誤差時(shí)就會(huì)導(dǎo)致高壓PMOS無(wú)法導(dǎo)通，因?yàn)樵磪^(qū)邊界到虛線之間的溝道是無(wú)法導(dǎo)通的。為了有效地解決這個(gè)問(wèn)題，根據(jù)柵氧化層的厚度不同，可以采用以下兩種方法：1） 多晶硅柵自對(duì)準(zhǔn)刻蝕實(shí)踐證明：如果柵氧化層厚度不是很厚（約70nm以下），刻蝕此氧化層不需要用一塊專用的掩膜版，而是充分利用多晶硅柵的自對(duì)準(zhǔn)優(yōu)點(diǎn)，即先制備多晶硅柵，然后利用它的自對(duì)準(zhǔn)來(lái)刻蝕此厚氧化層，最后同樣利用多晶硅柵的自對(duì)準(zhǔn)來(lái)制備源漏，這種制備工藝很好地避免了套刻精度誤差帶來(lái)的嚴(yán)重影響。 多晶硅柵自對(duì)準(zhǔn)刻蝕HVPMOS厚柵氧示意圖 2） 增加p阱法在方法1）中，如果柵氧化層的厚度很厚，那么采用這種方法就會(huì)引起很高的臺(tái)階，這樣容易使鋁引線發(fā)生斷裂。因此可以在高壓PMOS增加了一個(gè)p阱區(qū)。即在高壓NMOS的p阱的制備的同時(shí)在高壓PMOS 制備一個(gè)p阱區(qū)，這樣避免了增加掩膜版而帶來(lái)的生產(chǎn)成本提高。高壓PMOS的 p阱區(qū)和厚柵氧的相對(duì)物理位置非常重要，這主要是有工藝廠家的光刻精度及橫向擴(kuò)散有關(guān)，pwell區(qū)的結(jié)深為1μm。為防止左誤差的發(fā)生。多晶硅柵、。 多晶硅柵、厚柵氧和p區(qū)三者的物理光刻圖在工藝制備中，、右誤差。不論發(fā)生左誤差還是右誤差HVPMOS都能正常工作；同時(shí)這種結(jié)構(gòu)又很好地降低了氧化層臺(tái)階的高度，從而避免了鋁引線的斷裂。高壓PMOS最終可能出現(xiàn)的左、(a)(b)所示，由此圖可以看出。 ?。╝） (b) (a) 實(shí)際最大左誤差 (b) 實(shí)際最大右誤差 高低壓之間的隔離 在高低壓兼容CMOS集成電路中，高壓之間以及高低壓之間的隔離非常重要，否則在高壓之間、高壓與低壓之間的信號(hào)就會(huì)相互串?dāng)_，如果隔離不好高壓信號(hào)甚至?xí)鸬蛪篊MOS電路的擊穿燒毀。下面討論一下三種常用的隔離方法： PN結(jié)隔離、自隔離以及介質(zhì)隔離。1） PN結(jié)隔離即在襯底上進(jìn)行局部的高濃度P型雜質(zhì)和高濃度N型雜質(zhì)深層擴(kuò)散，高濃度P型雜質(zhì)層接低電平，高濃度N型雜質(zhì)層接高電平，這樣就形成了一個(gè)反偏的PN結(jié)。因?yàn)镻N結(jié)反偏下有很大的電阻，從而起到隔離作用。低壓CMOS器件之間、高低壓區(qū)間常用PN結(jié)來(lái)隔離。但這種隔離方法的缺點(diǎn)是在高溫下隔離效果變差，使器件及電路的工作性能降低。2） 自隔離MOS管具有自隔離特征：因?yàn)楫?dāng)MOS管導(dǎo)通時(shí)源區(qū)、漏區(qū)以及源漏區(qū)之間的溝道都被耗盡區(qū)所包圍，而耗盡區(qū)與襯底之間形成了高阻區(qū)從而形成隔離；當(dāng)MOS管截止時(shí)，漏極與襯底之間的PN結(jié)處于反偏，故漏區(qū)上的高壓又被耗盡區(qū)所隔離。在帶有漂移區(qū)的高壓偏置柵MOS管及弱化表面電場(chǎng)結(jié)構(gòu)的LDMOS管常常采用這種方法進(jìn)行隔離。但這種自隔離方式存在著以下缺點(diǎn)：（a） 高壓管必須設(shè)計(jì)成環(huán)形結(jié)構(gòu)，漏區(qū)在中間，并完全被柵區(qū)和源區(qū)包圍。（b） 自隔離可用于集成多個(gè)輸出MOS管，但必須采用共源連接方式?！芭艿佬汀苯Y(jié)構(gòu)，這種結(jié)構(gòu)的優(yōu)點(diǎn)是：（a） 可以增大曲率半徑，提高LDMOS的擊穿電壓.（b） 可以使LDMOS自隔離，不影響到其他器件的工作性能?！∨艿佬透邏汗芙Y(jié)構(gòu)3) 介質(zhì)隔離隨著高壓CMOS集成電路的工作電壓、電流的進(jìn)一步提高，大電流噪聲將大大增加，常常會(huì)引起同一塊芯片內(nèi)其他電路的誤動(dòng)作，而此時(shí)由于器件的溫度較高，PN結(jié)隔離一般難以達(dá)到理想的效果。而介質(zhì)隔離在高溫下仍可保持較好的隔離特性，可以大大改善整個(gè)CMOS集成電路的工作性能。介質(zhì)隔離通常是硅片直接鍵合形成介質(zhì)隔離或采用電解質(zhì)隔離，這種隔離技術(shù)難度大，成本高，在基于SOI材料制備的CMOS集成電路中，一般采用介質(zhì)隔離的方法進(jìn)行隔離。 在高低壓兼容的CMOS工藝中，進(jìn)行版圖設(shè)計(jì)時(shí)高壓區(qū)與低壓區(qū)應(yīng)明顯隔離開(kāi)，以免相互之間的串?dāng)_，現(xiàn)在常用而比較有效的方法是在高壓區(qū)與低壓區(qū)之間隔開(kāi)一定的距離并設(shè)計(jì)兩個(gè)保護(hù)環(huán)：一個(gè)為地環(huán)，另一個(gè)則為電源環(huán)，以滿足隔離的需要。16 /
語(yǔ)文相關(guān)推薦
鄂ICP備17016276號(hào)-1