第1章集成電路制造工藝-資料下載頁
2025-02-15 05:39本頁面
【正文】 3. 減小表面漏電流 PSub N阱 1. 提高場區(qū)閾值電壓 2/1/2023 韓 良 46 國際微電子中心 集成電路設(shè)計原理 硅柵自對準(zhǔn)的作用 在硅柵形成后，利用硅柵的遮蔽作用來形成 MOS管的溝道區(qū)，使 MOS管的溝道尺寸更精確，寄生電容更小。 PSub N阱 2/1/2023 韓 良 47 國際微電子中心 集成電路設(shè)計原理 MOS管襯底電極的引出 NMOS管和 PMOS管的襯底電極都從上表面引出，由于 PSub和 N阱的參雜濃度都較低，為了避免整流接觸，電極引出處必須有濃參雜區(qū)。 PSub N阱 2/1/2023 韓 良 48 國際微電子中心 集成電路設(shè)計原理 作業(yè) N阱硅柵 CMOS集成電路 制造工藝的主要流程，說明流程中需要哪些光刻掩膜版及其作用。 2. 何為硅柵自對準(zhǔn)？ 2/1/2023 韓 良 49 國際微電子中心 集成電路設(shè)計原理 167。 制造 工藝簡介 2/1/2023 韓 良 50 國際微電子中心 集成電路設(shè)計原理 雙層多晶、多層金屬 CMOS工藝 雙層多晶： 易做多晶電容、多晶電阻、疊柵 MOS器件，適合 CMOS數(shù) /模混合電路、EEPROM等 多層金屬： 便于布線，連線短，連線占面積小，適合大規(guī)模、高速 CMOS電路 2/1/2023 韓 良 51 國際微電子中心 集成電路設(shè)計原理 雙極型模擬集成電路工藝 磷穿透擴(kuò)散： 減小串聯(lián)電阻 離子注入： 精確控制參雜濃度和結(jié)深 B PSub N+埋層 SiO2 光刻膠 P+ P+ P+ P P N+ N+ N+ N+ C E C E B 2/1/2023 韓 良 52 國際微電子中心 集成電路設(shè)計原理 Bi CMOS工藝 雙極工藝器件的特點是速度高、驅(qū)動能力強(qiáng)，但功耗大、集成度低；而 CMOS工藝制造的器件功耗小、集成度高，但速度低、驅(qū)動能力差。 在既要求高集成度又要求高速的領(lǐng)域中可以采用二者的結(jié)合（即 Bi CMOS工藝 ），發(fā)揮各自的優(yōu)點。 2/1/2023 韓 良 53 國際微電子中心 集成電路設(shè)計原理 雙極型工藝與 MOS工藝相結(jié)合，雙極型器件與 MOS型器件共存，適合數(shù) /模電路。 BiMOS工藝 CMOS工藝為基礎(chǔ)的 BiMOS工藝 2/1/2023 韓 良 54 國際微電子中心 集成電路設(shè)計原理 B E C NMOS PMOS N+ N+ N+ N+ P+ P+ P阱 P阱 NSUB 縱向 NPN 以 P阱 CMOS工藝為基礎(chǔ)的 BiCMOS器件剖面 B E C PMOS NMOS PSUB 縱向 NPN P N阱 N+ N+ P+ P+ N+ N+ N阱 以 N阱 CMOS工藝為基礎(chǔ)的 BiCMOS器件剖面 NPN的集電極接襯底 2/1/2023 韓 良 55
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1