集成電路制造工藝流程-資料下載頁
2025-05-02 18:02本頁面
【正文】 路設(shè)計(jì)原理 2022/5/30 韓 良 LDD注入 在 P+（ N+）有源區(qū)注入前可以進(jìn)行 LDD注入，以便減小短溝道效應(yīng)和熱載流子效應(yīng)。 側(cè)墻氧化物 LD D 源漏區(qū) 多晶硅柵 用 Pplus版光刻后進(jìn)行 PMOS管 LDD注入， 用 Nplus版光刻后進(jìn)行 NMOS管 LDD注入， 都是以光刻膠膜作為注入遮蔽膜。 LDD注入之后，先制作側(cè)墻，然后再進(jìn)行P+（ N+）有源區(qū)光刻、注入。 國際微電子中心 集成電路設(shè)計(jì)原理 2022/5/30 韓 良 接觸孔摻雜 為了改善有源區(qū)接觸孔特性， 在光刻接觸孔之后、回流之前， 用 Nplus 版光刻，對(duì)接觸孔進(jìn)行 N+注入 用 Pplus 版光刻，對(duì)接觸孔進(jìn)行 P+注入 N+ P s u b N w e ll P+ P + N+ B P S G 國際微電子中心 集成電路設(shè)計(jì)原理 2022/5/30 韓 良 其它 MOS工藝簡介 雙層多晶： 易做多晶電容、多晶電阻、疊柵 MOS器件，適合 CMOS數(shù) /模混合電路、EEPROM等 多層金屬： 便于布線，連線短，連線占面積小，適合大規(guī)模、高速 CMOS電路 P阱 CMOS工藝 雙阱 CMOS工藝 E/D NMOS工藝 國際微電子中心 集成電路設(shè)計(jì)原理 2022/5/30 韓 良 56 練習(xí) N阱硅柵 CMOS集成電路制造工藝 的主要流程，說明流程中需要哪些光刻掩膜版及其作用。 2. 何為硅柵自對(duì)準(zhǔn)？ 國際微電子中心 集成電路設(shè)計(jì)原理 2022/5/30 韓 良 57 167。 藝簡介 國際微電子中心 集成電路設(shè)計(jì)原理 2022/5/30 韓 良 58 雙層多晶、多層金屬 CMOS工藝 雙層多晶： 易做多晶電容、多晶電阻、疊柵 MOS器件，適合 CMOS數(shù) /?；旌想娐?、EEPROM等 多層金屬： 便于布線，連線短，連線占面積小，適合大規(guī)模、 高速 CMOS電路 國際微電子中心 集成電路設(shè)計(jì)原理 2022/5/30 韓 良 59 雙極型模擬集成電路工藝 磷穿透擴(kuò)散： 減小串聯(lián)電阻 離子注入： 精確控制參雜濃度和結(jié)深 B PSub N+埋層 SiO2 光刻膠 P+ P+ P+ P P N+ N+ N+ N+ C E C E B 國際微電子中心 集成電路設(shè)計(jì)原理 2022/5/30 韓 良 60 Bi CMOS工藝 雙極工藝器件的特點(diǎn)是速度高、驅(qū)動(dòng)能力強(qiáng)，但功耗大、集成度低；而 CMOS工藝制造的器件功耗小、集成度高，但速度低、驅(qū)動(dòng)能力差。 在既要求高集成度又要求高速的領(lǐng)域中可以采用二者的結(jié)合（即 Bi CMOS工藝 ），發(fā)揮各自的優(yōu)點(diǎn)。 國際微電子中心 集成電路設(shè)計(jì)原理 2022/5/30 韓 良 61 雙極型工藝與 MOS工藝相結(jié)合，雙極型器件與 MOS型器件共存，適合數(shù) /模電路。 BiMOS工藝 CMOS工藝為基礎(chǔ)的 BiMOS工藝 國際微電子中心 集成電路設(shè)計(jì)原理 2022/5/30 韓 良 62 B E C NMOS PMOS N+ N+ N+ N+ P+ P+ P阱 P阱 NSUB 縱向 NPN 以 P阱 CMOS工藝為基礎(chǔ)的 BiCMOS器件剖面 B E C PMOS NMOS PSUB 縱向 NPN P N阱 N+ N+ P+ P+ N+ N+ N阱 以 N阱 CMOS工藝為基礎(chǔ)的 BiCMOS器件剖面 NPN的集電極接襯底
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1