集成電路制造工藝流程(編輯修改稿)
2025-05-29 18:02 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 子中心 集成電路設(shè)計(jì)原理 2022/5/30 韓 良 25 工藝流程 （續(xù) 6） ?鈍化 PSub N+ N+ N N P+ P+ P+ P P ?光刻鈍化窗口 ?后工序 國(guó)際微電子中心 集成電路設(shè)計(jì)原理 2022/5/30 韓 良 26 光刻掩膜版匯總 埋層區(qū) ?隔離墻 ?硼擴(kuò)區(qū) ?磷擴(kuò)區(qū) ?引線孔 ?金屬連線 ?鈍化窗口 GND Vi Vo VDD T R 國(guó)際微電子中心 集成電路設(shè)計(jì)原理 2022/5/30 韓 良 27 外延層電極的引出 歐姆接觸電極： 金屬與參雜濃度較低的外延層相接觸易形成整流接觸 （金半接觸勢(shì)壘二極管） 。因此， 外延層電極引出處應(yīng)增加濃擴(kuò)散。 B PSub SiO2 光刻膠 N+埋層 N–epi P+ P+ P+ SiO2 N–epi P P N+ N+ N+ 鈍化層 N+ C E C E B 國(guó)際微電子中心 集成電路設(shè)計(jì)原理 2022/5/30 韓 良 28 埋層的作用 （集成電路中的各個(gè)電極均從上表面引出，外延層電阻率較大且路徑較長(zhǎng)。 B PSub SiO2 光刻膠 N+埋層 N–epi P+ P+ P+ SiO2 N–epi P P N+ N+ N+ 鈍化層 N+ C E C E B pnp晶體管的影響 （第二章介紹） 國(guó)際微電子中心 集成電路設(shè)計(jì)原理 2022/5/30 韓 良 29 隔離的實(shí)現(xiàn) +隔離擴(kuò)散要擴(kuò)穿外延層，與 p型襯底連通。 因此，將 n型外延層分割成若干個(gè)“ 島 ” 。 2. P+隔離接電路最低電位， 使 “ 島 ” 與“ 島 ” 之間形成兩個(gè)背靠背的反偏二極管。 N+ N+ Nepi P Nepi P PSub (GND) PSub (GND) PSub (GND) B PSub SiO2 光刻膠 N+埋層 N–epi SiO2 P+ P+ P+ SiO2 N–epi P P N+ N+ N+ N+ C E C E B 鈍化層 國(guó)際微電子中心 集成電路設(shè)計(jì)原理 2022/5/30 韓 良 30 練習(xí) 1 描述 PN結(jié)隔離 雙極工藝的流程及光刻掩膜版的作用； 2 說(shuō)明埋層的作用。 國(guó)際微電子中心 集成電路設(shè)計(jì)原理 2022/5/30 韓 良 31 167。 N阱硅柵 CMOS集成電路制造工藝 國(guó)際微電子中心 集成電路設(shè)計(jì)原理 2022/5/30 韓 良 32 思考題 ？各自的作用是什么？ （ LOCOS ) ？ （ Local Oxidation of Silicon) (Self Aligned )？ 4. N阱的作用是什么？ 5. NMOS和 PMOS的源漏如何形成的？ 國(guó)際微電子中心 集成電路設(shè)計(jì)原理 2022/5/30 韓 良 33 國(guó)際微電子中心 集成電路設(shè)計(jì)原理 2022/5/30 韓 良 34 國(guó)際微電子中心 集成電路設(shè)計(jì)原理 2022/5/30 韓 良 N阱硅柵 CMOS工藝主要流程 （ 參考 P阱硅柵 CMOS工藝流程） 場(chǎng)區(qū)光刻 襯底準(zhǔn)備 生長(zhǎng) SiO2和Si3N4 N阱光刻、注入、推進(jìn) 生長(zhǎng) SiO2和Si3N4 N管場(chǎng)區(qū)光刻、注入 閾值電壓調(diào)整區(qū)光刻、注入 清潔有源區(qū)表面、長(zhǎng)柵氧 場(chǎng)區(qū)氧化 (局部氧化 ) 多晶淀積、參雜、光刻 N管 LDD光刻、注入 P+有源區(qū)光刻、注入 P管 LDD光刻、注入 N+有源區(qū)光刻、注入 BPSG淀積 接觸孔光刻 N+接觸孔光刻、注入 淀積金屬 反刻 淀積絕緣介質(zhì) 通孔孔光刻 淀積金屬 反刻 淀積鈍化層、光刻 側(cè)墻氧化物淀積、側(cè)墻腐蝕 國(guó)際微電子中心
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1