【正文】 fcD t D t??? ? ? ????(t0) 則 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 20 ?分布曲線的特點(diǎn) ? 硅片表面雜質(zhì) 濃度 Cs始終 保持不變，它與時(shí)間無(wú)關(guān)，只與擴(kuò)散的雜質(zhì)和溫度有關(guān)； ? Cs和 D主要取決于摻雜元素和擴(kuò)散溫度；其中 Cs由雜質(zhì)在硅內(nèi)的固溶度決定， 雜質(zhì)的固溶度給擴(kuò)散的表面雜質(zhì)濃度設(shè)置了上限； ? 選定擴(kuò)散雜質(zhì)元素和擴(kuò)散溫度之后， Cs和 D就定下來(lái)了，若再將 t定下來(lái)，雜質(zhì)分布也就確定了； ? 擴(kuò)散時(shí)間由對(duì)分布的要求來(lái)定，隨著 t的增加，雜質(zhì)擴(kuò)散深度不斷增加，雜質(zhì)總量不斷增多； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 21 ? 擴(kuò)散結(jié)深 : ???????Dtze r f cCtzCS 2),(? 恒定表面源擴(kuò)散時(shí) 硅片內(nèi)部的雜質(zhì)數(shù)量 QT(t) 可見，在固溶度范圍內(nèi) :t↑, Q↑ 則， 以 C（ xj,t)(擴(kuò)散雜質(zhì)濃度 ) = Csub(本體濃度 )代入 ∵ ss ub1j CCe rfcDt2x ??則 ? ?00,22ssx D tQ C x t d x C e r fc d x CDt ???? ? ???Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 22 ? ? ?0 ),( TQdztzC4 限定表面源擴(kuò)散 ? 其邊界條件為 () 0( 0 , ) 0Zd C tdz ? ?(t 0) ? 初始條件為 0?z0)t,(C ??結(jié)深的有限性 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 23 ? 限定表面源擴(kuò)散方程的解是高斯分布 ? 表面濃度 Cs隨時(shí)間而減少 : DtQtCC TS ??? ),0(???????DtCQDtxBTj ?ln4? 擴(kuò)散結(jié)深 : DtxT eDtQtzC 42),( ???24xDte?式中 為高斯函數(shù) Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 24 1. 雜質(zhì)總劑量固定 2. 表面濃度隨擴(kuò)散時(shí)間增加而減少 3. 擴(kuò)散長(zhǎng)度隨擴(kuò)散時(shí)間增加而增加 這個(gè)過(guò)程被稱為再分布 (redistribution) 或者推進(jìn) (drivein) 過(guò)程 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 25 ? 限定表面源擴(kuò)散最終表面的雜質(zhì)濃度（二步擴(kuò)散） ? 再分布 (限定表面源擴(kuò)散 )后硅片表面的雜質(zhì)濃度： 式中， CS CS2分別為預(yù)淀積和再分布時(shí)的表面雜質(zhì)濃度； D1和 t1， D2和 t2分別為預(yù)淀積和再分布時(shí)的擴(kuò)散系數(shù)和擴(kuò)散時(shí)間； 1112 S DtQC??(1) 222SQCDt??(2) (1)代 (2)，則 1 112222 SSC DtCDt??(3) ? 預(yù)淀積 ( 恒定源擴(kuò)散 )時(shí)的雜質(zhì)總量： Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 26 ? 可見： 1， C2與 C1成正比，與 D t2的平方根成反比； D2愈大（即 T愈高）、 t2愈長(zhǎng)， C2則愈低。 2， 結(jié)論： 欲通過(guò)有限表面源擴(kuò)散獲得一定要求的表面雜質(zhì)濃度和雜質(zhì)分布，就必須在預(yù)淀積時(shí)獲得適量的雜質(zhì)總量 Q，并控制好再分布擴(kuò)散的溫度時(shí)間。 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 27 幾種特征擴(kuò)散長(zhǎng)度下， (A)預(yù)淀積擴(kuò)散和 (B)推進(jìn)擴(kuò)散后雜質(zhì)濃度與深度的關(guān)系圖 以 為參變量的預(yù)淀積擴(kuò)散和推進(jìn)擴(kuò)散的分布圖 DtSemiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 28 167。 影響雜質(zhì)分布的其他因素 ? 實(shí)際擴(kuò)散過(guò)程中，雜質(zhì)通過(guò)窗口以垂直硅表面擴(kuò)散的同時(shí)，也將在窗口邊緣附近的硅中進(jìn)行平行表面的橫向擴(kuò)散，兩者是同時(shí)進(jìn)行的，但兩者的擴(kuò)散條件并不完全相同； ? 硅內(nèi)濃度比表面濃度低兩個(gè)數(shù)量級(jí)以上時(shí)，橫向擴(kuò)散的距離約為縱向擴(kuò)散距離的75－ 85%； 氧化物窗口邊緣的擴(kuò)散 等濃度線 一 橫向擴(kuò)散 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 29 ? 橫向擴(kuò)散的存在，實(shí)際擴(kuò)散區(qū)域要比窗口的尺寸大，造成擴(kuò)散區(qū)域之間的實(shí)際距離比由光刻版所確定的尺寸要小 橫向擴(kuò)散對(duì)溝道長(zhǎng)度的影響 ? 橫向擴(kuò)散直接影響 ULSI的集成度；并對(duì)結(jié)電容也將產(chǎn)生一定的影響； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 30 二 場(chǎng)助效應(yīng) (Electric field enhanced ) 擴(kuò)散時(shí)，在擴(kuò)散粒子自建場(chǎng)作用下，加速了雜質(zhì)原子擴(kuò)散的速度，這一現(xiàn)象稱為場(chǎng)助效應(yīng) ? 電子由于具有很高的遷移率，因此移動(dòng)在前沿，這使帶正電荷的施主 As離子在后面，這樣就建立了一個(gè)內(nèi)建電場(chǎng) ,阻止電子進(jìn)一步擴(kuò)散，最后電子擴(kuò)散流量和電子漂移流量平衡。這個(gè)電場(chǎng)同樣施加在施主原子上，因此，增加了施主的擴(kuò)散率。 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 31 ?有效擴(kuò)散系數(shù)由離子流密度改變得到修正公式： 2111 4( / ) e ffiCCJ D DxxnC?? ????? ? ? ? ??????? ni：本征雜質(zhì)濃度 C：電離雜質(zhì)濃度 ?當(dāng)： C ni 時(shí)， Deff ? D 自建場(chǎng)沒影響； C ni 時(shí)， Deff = 2D 自建場(chǎng)使 D增加一倍。 ?高濃度雜質(zhì)擴(kuò)散易產(chǎn)生場(chǎng)助效應(yīng) ???????????2i2 n4CC1De f fD式中 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 32 這種場(chǎng)助效應(yīng)對(duì)于低濃度的 B雜質(zhì)影響更大！ Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 33 三 擴(kuò)散系數(shù)與雜質(zhì)濃度的關(guān)系 ? 實(shí)驗(yàn)發(fā)現(xiàn)擴(kuò)散系數(shù)與雜質(zhì)濃度有關(guān)，只有當(dāng)雜質(zhì)濃度比擴(kuò)散溫度下的本征載流子濃度 ni(T)低時(shí)，才可以認(rèn)為擴(kuò)散系數(shù)是與摻雜濃度無(wú)關(guān)的函數(shù)，這時(shí)的擴(kuò)散系數(shù)稱為本征擴(kuò)散系數(shù)，用 Di表示； ? 把依賴于摻雜濃度的擴(kuò)散系數(shù)稱為非本征擴(kuò)散系數(shù)，用 De表示； 當(dāng)雜質(zhì)濃度增加時(shí)，擴(kuò)散系數(shù)增大。 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 34 擴(kuò)散系數(shù)的修正因子與硅基片濃度的關(guān)系 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 35 四，基區(qū)下陷效應(yīng) (Emitter Push effect ) ?實(shí)驗(yàn)現(xiàn)象：在 P發(fā)射區(qū)下的 B擴(kuò)散比旁邊的 B擴(kuò)散快，使得基區(qū)寬度改變。 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 36 ? 產(chǎn)生原因： 由于 P的擴(kuò)散使得大量間隙遷移到發(fā)射區(qū)下方基區(qū)，加快了硼的擴(kuò)散，即原子半徑差異較大的高濃度雜質(zhì)進(jìn)入造成晶格畸變，產(chǎn)生失配位錯(cuò)，使基區(qū)沿位錯(cuò)處擴(kuò)散增強(qiáng)－基區(qū)下陷 。 ? 解決辦法： 尋求一種與基區(qū)雜質(zhì)原子半徑相接近的原子以減小晶格的應(yīng)變 。 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 37 ? 五，基區(qū)外表面擴(kuò)散速率的影響 ? 恒定表面源擴(kuò)散時(shí)，假設(shè)邊界條件為 C(0,t) = Cs 實(shí)際上，擴(kuò)散時(shí)表面濃度由 0→C s由 （ 1）雜質(zhì)從氣源到硅片表面的輸運(yùn) , （ 2）雜質(zhì)從硅外表面到體內(nèi)的固態(tài)擴(kuò)散 , 兩個(gè)過(guò)程的相對(duì)速率決定；若嚴(yán)格地分析邊界條件，則邊界條件需作必要的修正； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 38 六 雜質(zhì)的分凝