freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

集成電路工藝原理(1)-wenkub

2023-02-02 20:36:28 本頁(yè)面
 

【正文】 結(jié)合給出; 間隙式雜質(zhì): O, Au, Fe, Cu, Ni, Zn,Mg ?int ~ – eV Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 11 167。 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 27 幾種特征擴(kuò)散長(zhǎng)度下, (A)預(yù)淀積擴(kuò)散和 (B)推進(jìn)擴(kuò)散后雜質(zhì)濃度與深度的關(guān)系圖 以 為參變量的預(yù)淀積擴(kuò)散和推進(jìn)擴(kuò)散的分布圖 DtSemiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 28 167。 ?高濃度雜質(zhì)擴(kuò)散易產(chǎn)生場(chǎng)助效應(yīng) ???????????2i2 n4CC1De f fD式中 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 32 這種場(chǎng)助效應(yīng)對(duì)于低濃度的 B雜質(zhì)影響更大! Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 33 三 擴(kuò)散系數(shù)與雜質(zhì)濃度的關(guān)系 ? 實(shí)驗(yàn)發(fā)現(xiàn)擴(kuò)散系數(shù)與雜質(zhì)濃度有關(guān),只有當(dāng)雜質(zhì)濃度比擴(kuò)散溫度下的本征載流子濃度 ni(T)低時(shí),才可以認(rèn)為擴(kuò)散系數(shù)是與摻雜濃度無(wú)關(guān)的函數(shù),這時(shí)的擴(kuò)散系數(shù)稱為本征擴(kuò)散系數(shù),用 Di表示; ? 把依賴于摻雜濃度的擴(kuò)散系數(shù)稱為非本征擴(kuò)散系數(shù),用 De表示; 當(dāng)雜質(zhì)濃度增加時(shí),擴(kuò)散系數(shù)增大。 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 37 ? 五,基區(qū)外表面擴(kuò)散速率的影響 ? 恒定表面源擴(kuò)散時(shí),假設(shè)邊界條件為 C(0,t) = Cs 實(shí)際上,擴(kuò)散時(shí)表面濃度由 0→C s由 ( 1)雜質(zhì)從氣源到硅片表面的輸運(yùn) , ( 2)雜質(zhì)從硅外表面到體內(nèi)的固態(tài)擴(kuò)散 , 兩個(gè)過(guò)程的相對(duì)速率決定;若嚴(yán)格地分析邊界條件,則邊界條件需作必要的修正; Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 38 六 雜質(zhì)的分凝效應(yīng) ? 作為雜質(zhì)再分布的限定源擴(kuò)散過(guò)程,都與氧化結(jié)合在一起,同樣存在邊界條件的偏差。 ? 薄層電阻也稱方塊電阻 ,用 ?/?表示 。確定程序是: 111121 2SSDtQ Q NqR??? ? ?所以,預(yù)淀積雜質(zhì)總量要求達(dá)到: 1SR qQ??21SQ qR??ⅲ ,由 得 221SjR X ??ⅱ ,因 Xj已知,由 計(jì)算得到 RS2 2?22SN ?ⅰ ,由 (平均電導(dǎo)率)的關(guān)系曲線查得 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 52 ? 擴(kuò)散溫度 T和擴(kuò)散時(shí)間 t 的選擇除考慮表面濃度和結(jié)深的要求,還必須考慮達(dá)到所要求的均勻性和重復(fù)性在工藝上的控制性; 2111()2SQtDN??( 5) t1的確定,則由 ( 3) NS1可間接確定,原則: NS1NS2;由 NS1確定 T。 ? 擴(kuò)散方法分類:多以雜質(zhì)來(lái)源區(qū)分 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 58 ? 源: Sb2O3 : SiO2 = 1 : 4 (粉末重量比 ) 2Sb2O3 + 3Si = 4Sb + 3SiO2 ? 要求: Rs 20 Ω/ ? ? 問(wèn)題: 源易粘片、硅片易變形、重復(fù)性差、產(chǎn)量小、硅片表面易產(chǎn)生合金點(diǎn),影響外延質(zhì)量,難獲高的表面濃度 。 P — POCl3 ? 反應(yīng)方程: ? P: 5POCl3 = P2O5 + 3PCl5 2P2O5 + 5Si = 5SiO2 + 4P 4PCl5 +5O2 = 2P2O5 + 10Cl2↑ ? B: 2B(CH3O)3 + 9O2 = B2O3 +6CO2↑+ 9H 2O 2B2O3 + 3Si = 3SiO2 + 4B ? 特點(diǎn): 自動(dòng)化程度高,雜質(zhì)量控制精確 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 66 三、 涂布摻雜法 (spinonglass) ? 用法:在相對(duì)濕度 30- 60%的涂膠臺(tái)內(nèi),用涂布法在 Si表面涂布一層均勻的摻雜二氧化硅乳膠源,然后在 200 - 400℃ 下烘焙 15- 30 分鐘,以去除薄膜上殘留的溶劑 ,初步形成疏松的 SiO2薄膜,最后作高溫?cái)U(kuò)散。5H2O:HF(48% )?H2O?5克 ?2ml?50ml 浸沒(méi)硅片,光照約 30?;由于, n型硅的電化學(xué)勢(shì)比 Cu高,置換出 Cu淀積在 n型硅的表面,呈紅色。 ? ? ?2 R aSR a:為經(jīng)驗(yàn)校正因子 ; Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 74 用高能離子束轟擊樣品,使其產(chǎn)生正負(fù)二次離子,將這些二次離子引入質(zhì)譜儀進(jìn)行分析,再由檢測(cè)系統(tǒng)收集,據(jù)此識(shí)別樣品的組分。 1,擊穿電壓異常 ( 1)分段擊穿(管道型擊穿) Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 83 ? 磷擴(kuò)散時(shí)發(fā)射區(qū)窗口的沾污引起分段擊穿 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 84 ? 發(fā)射區(qū)擴(kuò)散控制不好,使基區(qū)寬度過(guò)窄,導(dǎo)致 ec 和 bc之間擊穿電壓大為降低; ? PN結(jié)尖鋒面積較大,且電阻很小,當(dāng)加反偏時(shí)電流將突然變得很大,即成為低擊穿; 凡擊穿電壓 比正常值低的擊穿都屬于低壓擊穿,簡(jiǎn)稱為低擊穿;其包括分段擊穿、軟擊穿以及電壓硬擊穿等。 擴(kuò)散工藝常見(jiàn)的質(zhì)量問(wèn)題及分析 一,硅片表面不良 1,表面合金點(diǎn) —主要是表面濃度太高所致 ( 1)預(yù)淀積時(shí)攜帶源的氣體流量過(guò)大,或在通氣時(shí)發(fā)生氣體流量過(guò)沖; ( 2)源溫過(guò)高,使擴(kuò)散源的蒸汽壓過(guò)高; ( 3)源的純度不高 ,含有雜質(zhì)或水分; ( 4)預(yù)淀積時(shí)擴(kuò)散溫度過(guò)高,時(shí)間過(guò)長(zhǎng); ? 為改善高濃度擴(kuò)散的表面,常在濃度較高的預(yù)淀積氣氛中加一點(diǎn)氯氣,以防止合金點(diǎn)產(chǎn)生; Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 77 2,表面黑點(diǎn)或白霧 ( 1)表面清洗不良,有殘留的酸性水汽; ( 2)純水或試劑過(guò)濾孔徑過(guò)大,含有大量的懸浮小顆粒; ( 3)預(yù)淀積氣體中含有水分 (包括擴(kuò)散攜帶氣體 N2); ( 4)擴(kuò)散前硅片在空氣中時(shí)間過(guò)長(zhǎng),表面吸附酸性氣氛; 3,表面凸起物 —主要由較大粒徑的顆粒污染物經(jīng)高溫處理后形成的; Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 78 4,表面氧化層顏色不一致 —通常是用 CVD預(yù)淀積時(shí)氧化層厚度不均勻;有時(shí)也可能是擴(kuò)散時(shí)氣路泄漏引起氣流紊亂或氣體含有雜質(zhì),使擴(kuò)散過(guò)程中生長(zhǎng)的氧化層不均勻所致; 5,硅片表面滑移線或硅片彎曲 —由硅片在高溫下的熱應(yīng)力引起; 6,硅片表面劃傷,邊緣缺損或硅片開(kāi)裂 —通常由操作不當(dāng)或石英舟制作不良引起; Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 79 二,漏電流大 漏電流大在 IC失效的諸因素中通常占據(jù)第一位;造成的原因很多,幾乎涉及所有工序,主要有: 1,表面沾污主要是重金屬離子和堿金屬離子)引起的表面漏電; 2, SiSiO2界面正電荷引起的表面溝道效應(yīng)在 P型區(qū)形成反型層或耗盡層,造成電路漏電流偏大; 3,氧化層的缺陷破壞了氧化層在擴(kuò)散時(shí)的掩蔽作用和氧化層在電路中的絕緣作用而導(dǎo)致漏電; 4,硅片的缺陷引起雜質(zhì)擴(kuò)散時(shí)產(chǎn)生管道擊穿; Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 80 5,隔離擴(kuò)散深度和濃度不夠,造成島間漏電流大; 6,基區(qū)擴(kuò)散前有殘留氧化膜或基區(qū)擴(kuò)散濃度偏低,在發(fā)射區(qū)擴(kuò)散后表現(xiàn)為基區(qū)寬度小, ce間反向擊穿電壓低,漏電流大; 7,發(fā)射區(qū)擴(kuò)散表面濃度太低,引起表面;電流; 8,引線孔光刻套偏和側(cè)向腐蝕量過(guò)大后,由金屬布線引起的短路漏電流; 9,鋁合金溫度過(guò)高或時(shí)間過(guò)長(zhǎng),引起淺結(jié)器件發(fā)射
點(diǎn)擊復(fù)制文檔內(nèi)容
教學(xué)課件相關(guān)推薦
文庫(kù)吧 www.dybbs8.com
備案圖片鄂ICP備17016276號(hào)-1