【正文】 1，擊穿電壓異常 （ 1）分段擊穿（管道型擊穿） Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 83 ? 磷擴(kuò)散時(shí)發(fā)射區(qū)窗口的沾污引起分段擊穿 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 84 ? 發(fā)射區(qū)擴(kuò)散控制不好，使基區(qū)寬度過(guò)窄，導(dǎo)致 ec 和 bc之間擊穿電壓大為降低； ? PN結(jié)尖鋒面積較大，且電阻很小，當(dāng)加反偏時(shí)電流將突然變得很大，即成為低擊穿； 凡擊穿電壓 比正常值低的擊穿都屬于低壓擊穿，簡(jiǎn)稱為低擊穿；其包括分段擊穿、軟擊穿以及電壓硬擊穿等。 擴(kuò)散工藝常見(jiàn)的質(zhì)量問(wèn)題及分析 一，硅片表面不良 1，表面合金點(diǎn) —主要是表面濃度太高所致 （ 1）預(yù)淀積時(shí)攜帶源的氣體流量過(guò)大，或在通氣時(shí)發(fā)生氣體流量過(guò)沖； （ 2）源溫過(guò)高，使擴(kuò)散源的蒸汽壓過(guò)高； （ 3）源的純度不高 ,含有雜質(zhì)或水分； （ 4）預(yù)淀積時(shí)擴(kuò)散溫度過(guò)高，時(shí)間過(guò)長(zhǎng)； ? 為改善高濃度擴(kuò)散的表面，常在濃度較高的預(yù)淀積氣氛中加一點(diǎn)氯氣，以防止合金點(diǎn)產(chǎn)生； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 77 2，表面黑點(diǎn)或白霧 （ 1）表面清洗不良，有殘留的酸性水汽； （ 2）純水或試劑過(guò)濾孔徑過(guò)大，含有大量的懸浮小顆粒； （ 3）預(yù)淀積氣體中含有水分 (包括擴(kuò)散攜帶氣體 N2)； （ 4）擴(kuò)散前硅片在空氣中時(shí)間過(guò)長(zhǎng)，表面吸附酸性氣氛； 3，表面凸起物 —主要由較大粒徑的顆粒污染物經(jīng)高溫處理后形成的； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 78 4，表面氧化層顏色不一致 —通常是用 CVD預(yù)淀積時(shí)氧化層厚度不均勻；有時(shí)也可能是擴(kuò)散時(shí)氣路泄漏引起氣流紊亂或氣體含有雜質(zhì)，使擴(kuò)散過(guò)程中生長(zhǎng)的氧化層不均勻所致； 5，硅片表面滑移線或硅片彎曲 —由硅片在高溫下的熱應(yīng)力引起； 6，硅片表面劃傷，邊緣缺損或硅片開(kāi)裂 —通常由操作不當(dāng)或石英舟制作不良引起； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 79 二，漏電流大 漏電流大在 IC失效的諸因素中通常占據(jù)第一位；造成的原因很多，幾乎涉及所有工序，主要有： 1，表面沾污主要是重金屬離子和堿金屬離子）引起的表面漏電； 2， SiSiO2界面正電荷引起的表面溝道效應(yīng)在 P型區(qū)形成反型層或耗盡層，造成電路漏電流偏大； 3，氧化層的缺陷破壞了氧化層在擴(kuò)散時(shí)的掩蔽作用和氧化層在電路中的絕緣作用而導(dǎo)致漏電； 4，硅片的缺陷引起雜質(zhì)擴(kuò)散時(shí)產(chǎn)生管道擊穿； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 80 5，隔離擴(kuò)散深度和濃度不夠，造成島間漏電流大； 6，基區(qū)擴(kuò)散前有殘留氧化膜或基區(qū)擴(kuò)散濃度偏低，在發(fā)射區(qū)擴(kuò)散后表現(xiàn)為基區(qū)寬度小， ce間反向擊穿電壓低，漏電流大； 7，發(fā)射區(qū)擴(kuò)散表面濃度太低，引起表面；電流； 8，引線孔光刻套偏和側(cè)向腐蝕量過(guò)大后，由金屬布線引起的短路漏電流； 9，鋁合金溫度過(guò)高或時(shí)間過(guò)長(zhǎng)，引起淺結(jié)器件發(fā)射結(jié)穿通； ? 減少或控制漏電流，需要在整個(gè)制造過(guò)程中全面、綜合地管理，防止有可能導(dǎo)致漏電的各個(gè)因素的產(chǎn)生。 ? ? ?2 R aSR a：為經(jīng)驗(yàn)校正因子 ； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 74 用高能離子束轟擊樣品，使其產(chǎn)生正負(fù)二次離子，將這些二次離子引入質(zhì)譜儀進(jìn)行分析，再由檢測(cè)系統(tǒng)收集，據(jù)此識(shí)別樣品的組分。對(duì)于 突變結(jié) ，結(jié)電容由下式給出： C(V)=[q?sNB/2]1/2[Vbi?VR(2KT/q)]1/2 式中， ?s 為硅的介電常數(shù)， Nb 為襯底摻雜濃度，Vbi 為結(jié)的內(nèi)建勢(shì)， VR 為反偏電壓； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 73 用擴(kuò)展電阻法配合磨角法可在斜面上逐點(diǎn)測(cè)量擴(kuò)展電阻，通過(guò)計(jì)算機(jī)系統(tǒng)可自動(dòng)換算成電阻率和雜質(zhì)濃度分布，并可自動(dòng)繪制出分布曲線 。5H2O:HF(48％ )?H2O?5克 ?2ml?50ml 浸沒(méi)硅片，光照約 30?；由于， n型硅的電化學(xué)勢(shì)比 Cu高，置換出 Cu淀積在 n型硅的表面，呈紅色。 ? 根據(jù) Rs和 Xj要求決定擴(kuò)散溫度和時(shí)間 ? 特點(diǎn) ：摻雜元素多、濃度范圍廣；特別適合砷（ As）擴(kuò)散 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 67 一、薄層電阻的測(cè)量 1，四探針?lè)?條件：待測(cè)樣品的長(zhǎng)、寬比探針間距大很多 ?條件：待測(cè)樣品的長(zhǎng)、寬比探針間 SVRCI?? C由樣品指針間距 S、樣品長(zhǎng)度 L、樣品寬度a、樣品厚度 d等尺寸決定； ? 用二探針來(lái)測(cè)量會(huì)造成金半接觸少子注入，接觸處有較大附加壓降等問(wèn)題； 167。 P — POCl3 ? 反應(yīng)方程： ? P: 5POCl3 = P2O5 + 3PCl5 2P2O5 + 5Si = 5SiO2 + 4P 4PCl5 +5O2 = 2P2O5 + 10Cl2↑ ? B: 2B(CH3O)3 + 9O2 = B2O3 +6CO2↑+ 9H 2O 2B2O3 + 3Si = 3SiO2 + 4B ? 特點(diǎn)： 自動(dòng)化程度高，雜質(zhì)量控制精確 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 66 三、 涂布摻雜法 (spinonglass) ? 用法：在相對(duì)濕度 30－ 60%的涂膠臺(tái)內(nèi)，用涂布法在 Si表面涂布一層均勻的摻雜二氧化硅乳膠源，然后在 200 － 400℃ 下烘焙 15－ 30 分鐘，以去除薄膜上殘留的溶劑 ,初步形成疏松的 SiO2薄膜，最后作高溫?cái)U(kuò)散。源片不斷揮發(fā)雜質(zhì)，擴(kuò)散不斷進(jìn)行； ? 再分布時(shí) ，去掉源后，在較高溫度下進(jìn)行； ? 源片的處理 : ? BN片的活化處理： 900 ?C 1 h. 通 O2 4BN + 3O2 ? 2B2O3 + 2N2 ? 擴(kuò)散 2B2O3 + 3Si ? 3SiO2 + 4B Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 63 ? B、 P微晶玻璃的處理 無(wú)需活化處理，只需脫脂、烘干即可使用 片狀源擴(kuò)散裝置示意圖 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 64 利用氣體 (如 N2)通過(guò)液態(tài)雜質(zhì)源，攜帶著雜質(zhì)蒸汽進(jìn)入高溫?cái)U(kuò)散反應(yīng)管，雜質(zhì)蒸汽在高溫下分解，并與硅表面硅原子發(fā)生反應(yīng)，釋放出雜質(zhì)原子向硅中擴(kuò)散。 ? 擴(kuò)散方法分類(lèi)：多以雜質(zhì)來(lái)源區(qū)分 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 58 ? 源： Sb2O3 : SiO2 = 1 : 4 (粉末重量比 ) 2Sb2O3 + 3Si = 4Sb + 3SiO2 ? 要求： Rs 20 Ω/ ? ? 問(wèn)題： 源易粘片、硅片易變形、重復(fù)性差、產(chǎn)量小、硅片表面易產(chǎn)生合金點(diǎn)，影響外延質(zhì)量，難獲高的表面濃度 。 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 54 (二） 擴(kuò)散雜質(zhì)的選擇 1，選擇擴(kuò)散雜質(zhì)的主要依據(jù)： （ 1）在硅中的固溶度 —要求發(fā)射區(qū)的表面濃度比基區(qū)的表面濃度高 2－ 3個(gè)數(shù)量級(jí)，以使發(fā)射結(jié)具有足夠大的注入比； （ 2）在硅中的擴(kuò)散系數(shù) —要求先行擴(kuò)散雜質(zhì)的擴(kuò)散系數(shù)比后擴(kuò)散雜質(zhì)的擴(kuò)散系數(shù)小，可以減小后面擴(kuò)散對(duì)已形成的雜質(zhì)分布的影響； （ 3） SiO2的掩蔽問(wèn)題； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 55 2，可供選擇的 P型雜質(zhì)有 In、 Al、 Ga和 B，其中： In：在硅中的束縛能級(jí)較深，通常不全電離； Al：擴(kuò)散系數(shù)較大，不易控制； Ga：在 SiO2中的擴(kuò)散系數(shù)很大， SiO2不能有效地掩蔽； B：擴(kuò)散系數(shù)較小，易控，在硅中的最大固溶度為5 1020/cm3,完全滿足表面濃度在 1018/cm3的要求；