【正文】 面上滴有染色液時，結(jié)兩側(cè)的硅與染色液形成微電池，兩個極區(qū)反應(yīng)不同，于是染色出現(xiàn)差異，結(jié)面被顯示出來； ? 這兩種方法都是利用 P區(qū)和 N區(qū)在染色上的差異，使 PN結(jié)的界面顯現(xiàn)出來，測量其深度； 1，磨角法 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 70 ? 干涉法測量 2jXN???λ ：光源波長 N：干涉條紋數(shù) ? 滾槽法 2jX Y X YXRD????D: 滾槽直徑 X、 Y由顯微鏡讀出 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 71 ? 染色方法： ? 化學(xué)染色 濃 HNO3 滴入 0?1?0?5％（體積）的 HF，制成染色液，樣品放入幾分鐘， P區(qū)會變暗； ? 化學(xué)鍍 CUSO4 則 18 2165 1 0 3 . 3 1 01 . 5 1 0SbNN?? ? ??則 介：由電阻率與雜質(zhì)濃度的關(guān)系曲線查 ?cm對應(yīng)的雜質(zhì)濃度 Nb＝ 1016/cm3 由 A值與 Ns/Nb的關(guān)系曲線查出對應(yīng)的 A, 則 A＝ 再由雜質(zhì)在硅中的擴(kuò)散系數(shù)曲線圖中查出 1180℃ 下硼的擴(kuò)散系數(shù) D = 1012 cm2/sec 124 .8 1 .2 1 0 4 0 6 0 2 .6jx A D t m??? ? ? ? ? ?Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 43 ? 計算結(jié)果比實(shí)測值偏大，其原因有： jx A D t??由 可見，結(jié)深 Xj主要由擴(kuò)散溫度和擴(kuò)散時間決定； （ 1）硅片進(jìn)爐時爐溫有所下降； （ 2）實(shí)際擴(kuò)散分布與理想高斯分布有一定的偏離； （ 3）擴(kuò)散系數(shù) D的精確度有一定局限性； ? 理論計算對實(shí)際工作具有一定的指導(dǎo)意義，但當(dāng)計算值與實(shí)測值發(fā)生偏差時，應(yīng)以實(shí)測值為準(zhǔn)； 3，影響結(jié)深的因素 ?Xj還與 A值，即 Ns/Nb的大小有關(guān)； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 44 二 薄層電阻 (sheet resistance) Rs 1 定義 : 層厚為 Xj（即擴(kuò)散結(jié)深），長寬相等的一個擴(kuò)散薄層在電流方向所呈現(xiàn)的電阻 。雜質(zhì)的最大固溶度是表面雜質(zhì)濃度 Ns的上限。 引言 一 半導(dǎo)體中的摻雜方法 —雜質(zhì)摻入到基片熔體中 。 擴(kuò)散方法 167。 一般溫度每升高 10℃,D 將增加一倍左右 。 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 37 ? 五，基區(qū)外表面擴(kuò)散速率的影響 ? 恒定表面源擴(kuò)散時，假設(shè)邊界條件為 C(0,t) = Cs 實(shí)際上，擴(kuò)散時表面濃度由 0→C s由 （ 1）雜質(zhì)從氣源到硅片表面的輸運(yùn) , （ 2）雜質(zhì)從硅外表面到體內(nèi)的固態(tài)擴(kuò)散 , 兩個過程的相對速率決定；若嚴(yán)格地分析邊界條件，則邊界條件需作必要的修正； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 38 六 雜質(zhì)的分凝效應(yīng) ? 作為雜質(zhì)再分布的限定源擴(kuò)散過程，都與氧化結(jié)合在一起，同樣存在邊界條件的偏差。 P — POCl3 ? 反應(yīng)方程： ? P: 5POCl3 = P2O5 + 3PCl5 2P2O5 + 5Si = 5SiO2 + 4P 4PCl5 +5O2 = 2P2O5 + 10Cl2↑ ? B: 2B(CH3O)3 + 9O2 = B2O3 +6CO2↑+ 9H 2O 2B2O3 + 3Si = 3SiO2 + 4B ? 特點(diǎn)： 自動化程度高，雜質(zhì)量控制精確 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 66 三、 涂布摻雜法 (spinonglass) ? 用法：在相對濕度 30－ 60%的涂膠臺內(nèi)，用涂布法在 Si表面涂布一層均勻的摻雜二氧化硅乳膠源，然后在 200 － 400℃ 下烘焙 15－ 30 分鐘，以去除薄膜上殘留的溶劑 ,初步形成疏松的 SiO2薄膜，最后作高溫擴(kuò)散。 擴(kuò)散工藝常見的質(zhì)量問題及分析 一，硅片表面不良 1，表面合金點(diǎn) —主要是表面濃度太高所致 （ 1）預(yù)淀積時攜帶源的氣體流量過大，或在通氣時發(fā)生氣體流量過沖； （ 2）源溫過高，使擴(kuò)散源的蒸汽壓過高； （ 3）源的純度不高 ,含有雜質(zhì)或水分； （ 4）預(yù)淀積時擴(kuò)散溫度過高，時間過長； ? 為改善高濃度擴(kuò)散的表面，常在濃度較高的預(yù)淀積氣氛中加一點(diǎn)氯氣，以防止合金點(diǎn)產(chǎn)生； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 77 2，表面黑點(diǎn)或白霧 （ 1）表面清洗不良，有殘留的酸性水汽； （ 2）純水或試劑過濾孔徑過大，含有大量的懸浮小顆粒； （ 3）預(yù)淀積氣體中含有水分 (包括擴(kuò)散攜帶氣體 N2)； （ 4）擴(kuò)散前硅片在空氣中時間過長，表面吸附酸性氣氛； 3，表面凸起物 —主要由較大粒徑的顆粒污染物經(jīng)高溫處理后形成的； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 78 4，表面氧化層顏色不一致 —通常是用 CVD預(yù)淀積時氧化層厚度不均勻；有時也可能是擴(kuò)散時氣路泄漏引起氣流紊亂或氣體含有雜質(zhì)，使擴(kuò)散過程中生長的氧化層不均勻所致； 5，硅片表面滑移線或硅片彎曲 —由硅片在高溫下的熱應(yīng)力引起； 6，硅片表面劃傷，邊緣缺損或硅片開裂 —通常由操作不當(dāng)或石英舟制作不良引起； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 79 二，漏電流大 漏電流大在 IC失效的諸因素中通常占據(jù)第一位；造成的原因很多，幾乎涉及所有工序，主要有： 1，表面沾污主要是重金屬離子和堿金屬離子）引起的表面漏電； 2， SiSiO2界面正電荷引起的表面溝道效應(yīng)在 P型區(qū)形成反型層或耗盡層，造成電路漏電流偏大； 3，氧化層的缺陷破壞了氧化層在擴(kuò)散時的掩蔽作用和氧化層在電路中的絕緣作用而導(dǎo)致漏電； 4，硅片的缺陷引起雜質(zhì)擴(kuò)散時產(chǎn)生管道擊穿； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 80 5，隔離擴(kuò)散深度和濃度不夠，造成島間漏電流大； 6，基區(qū)擴(kuò)散前有殘留氧化膜或基區(qū)擴(kuò)散濃度偏低，在發(fā)射區(qū)擴(kuò)散后表現(xiàn)為基區(qū)寬度小， ce間反向擊穿電壓低，漏電流大； 7，發(fā)射區(qū)擴(kuò)散表面濃度太低，引起表面；電流； 8，引線孔光刻套偏和側(cè)向腐蝕量過大后，由金屬布線引起的短路漏電流； 9，鋁合金溫度過高或時間過長，引起淺結(jié)器件發(fā)射結(jié)穿通； ? 減少或控制漏電流，需要在整個制造過程中全面、綜合地管理，防止有可能導(dǎo)致漏電的各個因素的產(chǎn)生。 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 54 (二） 擴(kuò)散雜質(zhì)的選擇 1，選擇擴(kuò)散雜質(zhì)的主要依據(jù)： （ 1）在硅中的固溶度 —要求發(fā)射區(qū)的表面濃度比基區(qū)的表面濃度高 2－ 3個數(shù)量級，以使發(fā)射結(jié)具有足夠大的注入比； （ 2）在硅中的擴(kuò)散系數(shù) —要求先行擴(kuò)散雜質(zhì)的擴(kuò)散系數(shù)比后擴(kuò)散雜質(zhì)的擴(kuò)散系數(shù)小，可以減小后面擴(kuò)散對已形成的雜質(zhì)分布的影響； （ 3） SiO2的掩蔽問題； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 55 2，可供選擇的 P型雜質(zhì)有 In、 Al、 Ga和 B，其中： In：在硅中的束縛能級較深，通常不全電離； Al：擴(kuò)散系數(shù)較大，不易控制； Ga：在 SiO2中的擴(kuò)散系數(shù)很大， SiO2不能有效地掩蔽； B：擴(kuò)散系數(shù)較小，易控，在硅中的最大固溶度為5 1020/cm3,完全滿足表面濃度在 1018/cm3的要求； 3，可供選擇的 N型雜質(zhì)有 P和 As，它們在硅中的固溶度都較大，前者為 1021/cm3,后者為 2 1021/cm3,都能滿足發(fā)射區(qū)擴(kuò)散要求，其中： Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 56 As：蒸汽壓高，不易控制，且擴(kuò)散系數(shù)比 B小，有劇毒，使用不便； P：蒸汽壓較低，易于控制，且擴(kuò)散系數(shù)比 B略大，毒性也??； ? 相比之下 P是比較理想的 N型發(fā)射區(qū)擴(kuò)散雜質(zhì)； 4，在淺結(jié)擴(kuò)散中，