【正文】 測量會造成金半接觸少子注入，接觸處有較大附加壓降等問題； 167。 擴散工藝常見的質(zhì)量問題及分析 一，硅片表面不良 1，表面合金點 —主要是表面濃度太高所致 （ 1）預(yù)淀積時攜帶源的氣體流量過大，或在通氣時發(fā)生氣體流量過沖； （ 2）源溫過高，使擴散源的蒸汽壓過高； （ 3）源的純度不高 ,含有雜質(zhì)或水分； （ 4）預(yù)淀積時擴散溫度過高，時間過長； ? 為改善高濃度擴散的表面，常在濃度較高的預(yù)淀積氣氛中加一點氯氣，以防止合金點產(chǎn)生； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 77 2，表面黑點或白霧 （ 1）表面清洗不良，有殘留的酸性水汽； （ 2）純水或試劑過濾孔徑過大，含有大量的懸浮小顆粒； （ 3）預(yù)淀積氣體中含有水分 (包括擴散攜帶氣體 N2)； （ 4）擴散前硅片在空氣中時間過長，表面吸附酸性氣氛； 3，表面凸起物 —主要由較大粒徑的顆粒污染物經(jīng)高溫處理后形成的； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 78 4，表面氧化層顏色不一致 —通常是用 CVD預(yù)淀積時氧化層厚度不均勻；有時也可能是擴散時氣路泄漏引起氣流紊亂或氣體含有雜質(zhì)，使擴散過程中生長的氧化層不均勻所致； 5，硅片表面滑移線或硅片彎曲 —由硅片在高溫下的熱應(yīng)力引起； 6，硅片表面劃傷，邊緣缺損或硅片開裂 —通常由操作不當或石英舟制作不良引起； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 79 二，漏電流大 漏電流大在 IC失效的諸因素中通常占據(jù)第一位；造成的原因很多，幾乎涉及所有工序，主要有： 1，表面沾污主要是重金屬離子和堿金屬離子）引起的表面漏電； 2， SiSiO2界面正電荷引起的表面溝道效應(yīng)在 P型區(qū)形成反型層或耗盡層，造成電路漏電流偏大； 3，氧化層的缺陷破壞了氧化層在擴散時的掩蔽作用和氧化層在電路中的絕緣作用而導(dǎo)致漏電； 4，硅片的缺陷引起雜質(zhì)擴散時產(chǎn)生管道擊穿； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 80 5，隔離擴散深度和濃度不夠，造成島間漏電流大； 6，基區(qū)擴散前有殘留氧化膜或基區(qū)擴散濃度偏低，在發(fā)射區(qū)擴散后表現(xiàn)為基區(qū)寬度小， ce間反向擊穿電壓低，漏電流大； 7，發(fā)射區(qū)擴散表面濃度太低，引起表面；電流； 8，引線孔光刻套偏和側(cè)向腐蝕量過大后，由金屬布線引起的短路漏電流； 9，鋁合金溫度過高或時間過長，引起淺結(jié)器件發(fā)射結(jié)穿通； ? 減少或控制漏電流，需要在整個制造過程中全面、綜合地管理，防止有可能導(dǎo)致漏電的各個因素的產(chǎn)生。 ? ? ?2 R aSR a：為經(jīng)驗校正因子 ； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 74 用高能離子束轟擊樣品，使其產(chǎn)生正負二次離子，將這些二次離子引入質(zhì)譜儀進行分析，再由檢測系統(tǒng)收集，據(jù)此識別樣品的組分。 P — POCl3 ? 反應(yīng)方程： ? P: 5POCl3 = P2O5 + 3PCl5 2P2O5 + 5Si = 5SiO2 + 4P 4PCl5 +5O2 = 2P2O5 + 10Cl2↑ ? B: 2B(CH3O)3 + 9O2 = B2O3 +6CO2↑+ 9H 2O 2B2O3 + 3Si = 3SiO2 + 4B ? 特點： 自動化程度高，雜質(zhì)量控制精確 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 66 三、 涂布摻雜法 (spinonglass) ? 用法：在相對濕度 30－ 60%的涂膠臺內(nèi)，用涂布法在 Si表面涂布一層均勻的摻雜二氧化硅乳膠源，然后在 200 － 400℃ 下烘焙 15－ 30 分鐘，以去除薄膜上殘留的溶劑 ,初步形成疏松的 SiO2薄膜，最后作高溫擴散。確定程序是： 111121 2SSDtQ Q NqR??? ? ?所以，預(yù)淀積雜質(zhì)總量要求達到： 1SR qQ??21SQ qR??ⅲ ，由 得 221SjR X ??ⅱ ，因 Xj已知，由 計算得到 RS2 2?22SN ?ⅰ ，由 （平均電導(dǎo)率）的關(guān)系曲線查得 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 52 ? 擴散溫度 T和擴散時間 t 的選擇除考慮表面濃度和結(jié)深的要求，還必須考慮達到所要求的均勻性和重復(fù)性在工藝上的控制性； 2111()2SQtDN??（ 5） t1的確定，則由 （ 3） NS1可間接確定，原則： NS1NS2；由 NS1確定 T。 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 37 ? 五，基區(qū)外表面擴散速率的影響 ? 恒定表面源擴散時，假設(shè)邊界條件為 C(0,t) = Cs 實際上，擴散時表面濃度由 0→C s由 （ 1）雜質(zhì)從氣源到硅片表面的輸運 , （ 2）雜質(zhì)從硅外表面到體內(nèi)的固態(tài)擴散 , 兩個過程的相對速率決定；若嚴格地分析邊界條件，則邊界條件需作必要的修正； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 38 六 雜質(zhì)的分凝效應(yīng) ? 作為雜質(zhì)再分布的限定源擴散過程，都與氧化結(jié)合在一起，同樣存在邊界條件的偏差。 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 27 幾種特征擴散長度下， (A)預(yù)淀積擴散和 (B)推進擴散后雜質(zhì)濃度與深度的關(guān)系圖 以 為參變量的預(yù)淀積擴散和推進擴散的分布圖 DtSemiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 28 167。 一般溫度每升高 10℃,D 將增加一倍左右 。 、光刻技術(shù)相結(jié)合形成硅平面工藝 。 擴散方法 167。 引言 167。 引言 一 半導(dǎo)體中的摻雜方法 —雜質(zhì)摻入到基片熔體中 。 擴散機理 一 擴散的本質(zhì) ?微觀粒子的一種極為普遍的熱運動方式 ,是微觀粒子熱運動的統(tǒng)計結(jié)果。雜質(zhì)的最大固溶度是表面雜質(zhì)濃度 Ns的上限。 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 31 ?有效擴散系數(shù)由離子流密度改變得到修正公式： 2111 4( / ) e ffiCCJ D DxxnC?? ????? ? ? ? ??????? ni：本征雜質(zhì)濃度 C：電離雜質(zhì)濃度 ?當： C ni 時， Deff ? D 自建場沒影響； C ni 時， Deff = 2D 自建場使 D增加一倍。 則 18 2165 1 0 3 . 3 1 01 . 5 1 0SbNN?? ? ??則 介：由電阻率與雜質(zhì)濃度的關(guān)系曲線查 ?cm對應(yīng)的雜質(zhì)濃度 Nb＝ 1016/cm3 由 A值與 Ns/Nb的關(guān)系曲線查出對應(yīng)的 A, 則 A＝ 再由雜質(zhì)在硅中的擴散系數(shù)曲線圖中查出 1180℃ 下硼的擴散系數(shù) D = 1012 cm2/sec 124 .8 1 .2 1 0 4 0 6 0 2 .6jx A D t m??? ? ? ? ? ?Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 43 ? 計算結(jié)果比實測值偏大，其原因有： jx A D t??由 可見，結(jié)深 Xj主要由擴散溫度和擴散時間決定； （ 1）硅片進爐時爐溫有所下降； （ 2）實際擴散分布與理想高斯分布有一定的偏離； （ 3）擴散系數(shù) D的精確度有一定局限性； ? 理論計算對實際工作具有一定的指導(dǎo)意義，但當計算值與實測值發(fā)生偏差時，應(yīng)以實測值為準； 3，影響結(jié)深的因素 ?Xj還與 A值，即 Ns/Nb的大小有關(guān)； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 44 二 薄層電阻 (sheet resistance) Rs 1 定義 : 層厚為 Xj（即擴散結(jié)深），長寬相等的一個擴散薄層