【正文】 結(jié)穿通； ? 減少或控制漏電流，需要在整個制造過程中全面、綜合地管理，防止有可能導(dǎo)致漏電的各個因素的產(chǎn)生。對于 突變結(jié) ，結(jié)電容由下式給出： C(V)=[q?sNB/2]1/2[Vbi?VR(2KT/q)]1/2 式中， ?s 為硅的介電常數(shù)， Nb 為襯底摻雜濃度，Vbi 為結(jié)的內(nèi)建勢， VR 為反偏電壓； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 73 用擴展電阻法配合磨角法可在斜面上逐點測量擴展電阻，通過計算機系統(tǒng)可自動換算成電阻率和雜質(zhì)濃度分布，并可自動繪制出分布曲線 。 ? 根據(jù) Rs和 Xj要求決定擴散溫度和時間 ? 特點 ：摻雜元素多、濃度范圍廣；特別適合砷（ As）擴散 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 67 一、薄層電阻的測量 1，四探針法 條件：待測樣品的長、寬比探針間距大很多 ?條件：待測樣品的長、寬比探針間 SVRCI?? C由樣品指針間距 S、樣品長度 L、樣品寬度a、樣品厚度 d等尺寸決定； ? 用二探針來測量會造成金半接觸少子注入，接觸處有較大附加壓降等問題； 167。源片不斷揮發(fā)雜質(zhì)，擴散不斷進行； ? 再分布時 ，去掉源后，在較高溫度下進行； ? 源片的處理 : ? BN片的活化處理： 900 ?C 1 h. 通 O2 4BN + 3O2 ? 2B2O3 + 2N2 ? 擴散 2B2O3 + 3Si ? 3SiO2 + 4B Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 63 ? B、 P微晶玻璃的處理 無需活化處理，只需脫脂、烘干即可使用 片狀源擴散裝置示意圖 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 64 利用氣體 (如 N2)通過液態(tài)雜質(zhì)源，攜帶著雜質(zhì)蒸汽進入高溫擴散反應(yīng)管，雜質(zhì)蒸汽在高溫下分解，并與硅表面硅原子發(fā)生反應(yīng)，釋放出雜質(zhì)原子向硅中擴散。 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 54 (二） 擴散雜質(zhì)的選擇 1，選擇擴散雜質(zhì)的主要依據(jù)： （ 1）在硅中的固溶度 —要求發(fā)射區(qū)的表面濃度比基區(qū)的表面濃度高 2－ 3個數(shù)量級，以使發(fā)射結(jié)具有足夠大的注入比； （ 2）在硅中的擴散系數(shù) —要求先行擴散雜質(zhì)的擴散系數(shù)比后擴散雜質(zhì)的擴散系數(shù)小，可以減小后面擴散對已形成的雜質(zhì)分布的影響； （ 3） SiO2的掩蔽問題； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 55 2，可供選擇的 P型雜質(zhì)有 In、 Al、 Ga和 B，其中： In：在硅中的束縛能級較深，通常不全電離； Al：擴散系數(shù)較大，不易控制； Ga：在 SiO2中的擴散系數(shù)很大， SiO2不能有效地掩蔽； B：擴散系數(shù)較小，易控，在硅中的最大固溶度為5 1020/cm3,完全滿足表面濃度在 1018/cm3的要求； 3，可供選擇的 N型雜質(zhì)有 P和 As，它們在硅中的固溶度都較大，前者為 1021/cm3,后者為 2 1021/cm3,都能滿足發(fā)射區(qū)擴散要求，其中： Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 56 As：蒸汽壓高，不易控制，且擴散系數(shù)比 B小，有劇毒，使用不便； P：蒸汽壓較低，易于控制，且擴散系數(shù)比 B略大，毒性也?。? ? 相比之下 P是比較理想的 N型發(fā)射區(qū)擴散雜質(zhì)； 4，在淺結(jié)擴散中，為避免基區(qū)陷落效應(yīng)，有時也采用砷擴散作超高頻器件的擴散源，這是因為其半徑與硅相同，在高摻雜情況下不會引起畸變； 5，由于 Sb在硅中的擴散系數(shù)很小，常用作隱埋層的擴散源； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 57 167。即， 再分布的表面濃度由預(yù)淀積的雜質(zhì)總量 Q 和再分布的溫度和時間決定； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 48 ? 在結(jié)深相同的情況下，預(yù)淀積的雜質(zhì)總量越大， 再分布后的表面濃度 NS2就越大； 雜質(zhì)總量 Q對再分布表面濃度 NS2的影響 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 49 ?再分布過程中，擴散與氧化同時進行，有一部分雜質(zhì) Q2要積聚到所生長的 SiO2層中；則，表面濃度可由預(yù)淀積雜質(zhì)總量 Q和積聚到氧化層中的雜質(zhì)總量 Q2來控制； ?如生產(chǎn)時發(fā)現(xiàn)基區(qū)硼擴散預(yù)淀積雜質(zhì)總量過大（即 RS1太?。?，則可以縮短開始通干氧的時間，使更多的雜質(zhì)積聚到 SiO2層中，以使再分布后的基區(qū)表面濃度 NS2符合設(shè)計要求； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 50 四 擴散溫度與擴散時間的選擇 (一 ) 確定擴散溫度 T和時間 t 的依據(jù) ? 保證擴散層的表面濃度 NS和結(jié)深 Xj。 擴散工藝參量與擴散工藝條件的選擇 一 擴散結(jié)深 (diffusion junction depth) 1，結(jié)深 Xj的定義 : PN結(jié)結(jié)深的位置定義在摻入的雜質(zhì)濃度與硅片本體雜質(zhì)濃度相等的地方；即 ,x = xj 處 Cx(擴散雜質(zhì)濃度 ) = Cb (本體濃度 ) Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 41 2，結(jié)深的表達(dá)式 將 N(xj,t) = Nb代入上式，則 12 ( )bjSNx e r fc D tN??（ 2）有限表面源擴散 24( , )xDtSN x t N e ??∵ 則 122 ( l n )SjbNx D tN?統(tǒng)一表示式： jx A D t?（ 1） 恒定表面源擴散 ( , ) 2S xN x t N e r fc Dt?∵ Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 42 ? 例，某晶體管的硼再分布的擴散溫度為 1180℃ ，擴散時間共用了 40分鐘，所用 N型外延片的電阻率為 ?cm，硼擴散的表面濃度 Ns≌5 1018/cm3,試求擴散結(jié)深。 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 36 ? 產(chǎn)生原因： 由于 P的擴散使得大量間隙遷移到發(fā)射區(qū)下方基區(qū)，加快了硼的擴散，即原子半徑差異較大的高濃度雜質(zhì)進入造成晶格畸變，產(chǎn)生失配位錯，使基區(qū)沿位錯處擴散增強－基區(qū)下陷 。這個電場同樣施加在施主原子上，因此，增加了施主的擴散率。 一 擴散的宏觀機制 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 12 C:雜質(zhì)濃度， D:擴散系數(shù) , 單位： cm2/s. 負(fù)號表示擴散由高濃度處 向低濃度處進行的 ?J為單位時間內(nèi)垂直擴散通過單位面積的粒子數(shù) 1，由費克第一定律 (Fick’s first law) C1 C2 ?x J = –D?N (1) ?由于擴散結(jié)平行于硅表面，且結(jié)淺， (1)式可簡化為 xt)C( x,Dt)(x,???J （ 2） Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 13 如果 D是常數(shù)， Jout ?C Jin X 質(zhì)量守恒 2，根據(jù)物質(zhì)連續(xù)性的概念 () ()C d x s JJ J d x stx? ? ???? ? ? ? ???????X)t,X(Jt)t,X(C??????則 , (3) )XCD(XX )t,X(Jt )t,X(C ???????????? (4) (5)式即為擴散方程，稱為費克第二定律； 它把濃度分布和擴散時間及空間位置聯(lián)系了起來；描述了擴散過程中，硅片中各點的雜質(zhì)濃度隨時間變化的規(guī)律； 22 ),(),(xtxCDttxC????? (5) 則 Semiconductor VLSI P