【正文】 Semiconductor VLSI Process Principle 半導體集成電路工藝原理 81 三，薄層電阻偏差 薄層電阻偏差超規(guī)范是擴散工藝最常見的質量問題，其主要因素有： 1，擴散爐溫失控或不穩(wěn)定； 2，用 CVD法預淀積時，氣體流量不穩(wěn)定或熱板溫度不穩(wěn)定； 3，用其它方法預淀積時，攜帶源的氣體流量不穩(wěn)定，或源溫失控； 4，預淀積或再擴散時氣體管路泄漏或氣體含有雜質； 5，有殘留氧化層或清洗過程產生較厚的自然氧化膜阻礙了雜質擴散； 6，預淀積或再擴散過程中設備的故障或誤動作； 7，操作人員的誤操作； Semiconductor VLSI Process Principle 半導體集成電路工藝原理 82 ?光刻圖形邊緣不整齊 (有毛刺）擴散后 PN結出現尖鋒； ?外延層的層錯、位錯密度過高，以及表面存在合金點、破壞點時，擴散后使得 PN結面上出現尖鋒凸起（有時稱管道）； ? 集電結的表面處有針孔存在，發(fā)射區(qū)擴散時，這些針孔下面的集電結上就有 N＋ 區(qū)出現； 四，器件特性異常 主要是檢測器件的擊穿電壓異常； hFE不合規(guī)范；小電流時 hFE過低；穩(wěn)壓二極管穩(wěn)壓不合規(guī)范；電阻呈非線性等。 利用金屬探針與半導體材料接觸，從電流－電壓曲線原點附近的特性來定出材料電阻率的一種方法。 4. 7 擴散層質量檢驗 ? 條件：待測樣品的長、寬比探針間距大很多 Semiconductor VLSI Process Principle 半導體集成電路工藝原理 68 2，范德堡測試圖 4 .5 3 2l n 2S VVR w I I??? ? ? ?ⅰ ，參數結果準確； ⅱ ，適用范圍廣，可以 測量常規(guī)方法難以獲得的一些工藝參數； ⅲ ，占用面積不大； ⅳ ，測試方法簡單； 范德堡圖形 圖中，正十字的中心部分是測試其方塊電阻的有效區(qū)域 由中 心伸出的四條邊稱為引出臂 Semiconductor VLSI Process Principle 半導體集成電路工藝原理 69 二、結深 Xj測量 ? 常用磨角法和滾槽法 jXS inl? ?? 直接測量 ? 染色原理：當在結面上滴有染色液時，結兩側的硅與染色液形成微電池，兩個極區(qū)反應不同，于是染色出現差異，結面被顯示出來； ? 這兩種方法都是利用 P區(qū)和 N區(qū)在染色上的差異，使 PN結的界面顯現出來，測量其深度； 1，磨角法 Semiconductor VLSI Process Principle 半導體集成電路工藝原理 70 ? 干涉法測量 2jXN???λ ：光源波長 N：干涉條紋數 ? 滾槽法 2jX Y X YXRD????D: 滾槽直徑 X、 Y由顯微鏡讀出 Semiconductor VLSI Process Principle 半導體集成電路工藝原理 71 ? 染色方法： ? 化學染色 濃 HNO3 滴入 0?1?0?5％（體積）的 HF，制成染色液，樣品放入幾分鐘， P區(qū)會變暗； ? 化學鍍 CUSO4 磷預淀積裝置示意圖 二、液態(tài)源擴散 Semiconductor VLSI Process Principle 半導體集成電路工藝原理 65 ?源： B — B(CH3O)3 。 擴散方法 ? 從雜質組分看有：單質元素、化合物和混合物擴散 ? 從雜質在常溫下所處的狀態(tài)看有：固態(tài)源擴散、液態(tài)源擴散和涂布源擴散等 銻擴散箱示意圖 ? 常用的幾種擴散方法 一 固態(tài)源擴散 1，銻的箱法擴散 :硅片與擴散源同放一箱內，在 N2保護下擴散 。 ? 使擴散結果具有良好的均勻性和重復性； ? 以晶體管的硼擴散為例： 硼擴散采用預淀積和再分布兩部擴散法 1 預淀積溫度 T和時間 t是如何確定的？ （ 1）預淀積的目的：使硅片表面擴入足夠的雜質 —再分布能否達到設計要求的 NS2和 Xj的先決條件； Semiconductor VLSI Process Principle 半導體集成電路工藝原理 51 （ 2）預淀積時擴入單位面積的雜質總量 11112 SDtQN??? Q1由 NS2和 Xj決定。 則 18 2165 1 0 3 . 3 1 01 . 5 1 0SbNN?? ? ??則 介：由電阻率與雜質濃度的關系曲線查 ?cm對應的雜質濃度 Nb＝ 1016/cm3 由 A值與 Ns/Nb的關系曲線查出對應的 A, 則 A＝ 再由雜質在硅中的擴散系數曲線圖中查出 1180℃ 下硼的擴散系數 D = 1012 cm2/sec 124 .8 1 .2 1 0 4 0 6 0 2 .6jx A D t m??? ? ? ? ? ?Semiconductor VLSI Process Principle 半導體集成電路工藝原理 43 ? 計算結果比實測值偏大，其原因有： jx A D t??由 可見，結深 Xj主要由擴散溫度和擴散時間決定； （ 1）硅片進爐時爐溫有所下降； （ 2）實際擴散分布與理想高斯分布有一定的偏離； （ 3）擴散系數 D的精確度有一定局限性； ? 理論計算對實際工作具有一定的指導意義，但當計算值與實測值發(fā)生偏差時，應以實測值為準； 3，影響結深的因素 ?Xj還與 A值，即 Ns/Nb的大小有關； Semiconductor VLSI Process Principle 半導體集成電路工藝原理 44 二 薄層電阻 (sheet resistance) Rs 1 定義 : 層厚為 Xj（即擴散結深），長寬相等的一個擴散薄層在電流方向所呈現的電阻 。 ? 解決辦法： 尋求一種與基區(qū)雜質原子半徑相接近的原子以減小晶格的應變 。 Semiconductor VLSI Process Principle 半導體集成電路工藝原理 31 ?有效擴散系數由離子流密度改變得到修正公式： 2111 4( / ) e ffiCCJ D DxxnC?? ????? ? ? ? ??????? ni：本征雜質濃度 C：電離雜質濃度 ?當： C ni 時， Deff ? D 自建場沒影響； C ni 時， Deff = 2D 自建場使 D增加一倍。 2， 結論： 欲通過有限表面源擴散獲得一定要求的表面雜質濃度和雜質分布，就必須在預淀積時獲得適量的雜質總量 Q，并控制好再分布擴散的溫度時間。雜質的最大固溶度是表面雜質濃度 Ns的上限。 1) 雜質擴散系數對溫度的關系 D隨溫度 T變化迅速 , T越高 , D越大 。 擴散機理 一 擴散的本質 ?微觀粒子的一種極為普遍的熱運動方式 ,是微觀粒子熱運動的統(tǒng)計結果。 的雜質濃度及其分布 ,以滿足不同的要求 。 引言 一 半導體中的摻雜方法 —雜質摻入到基片熔體中 。 擴散工藝參量與擴散工藝條件的選擇 167。 引言 167。 擴散機理 167。 擴散方法 167。 —固 –固擴散、氣 –固擴散 。 、光刻技術相結合形成硅平面工藝 。 在集成電路工藝中，將一定數量和一定種類的雜質摻入硅片中的工藝。 一般溫度每升高 10℃,D 將增加一倍左右 。 幾種雜質在硅中的固溶度 Semiconductor VLSI Process Principle 半導體集成電路工藝原理 9 四 硅體內雜質原子的擴散機構 ? 擴散最基本的兩種機制 1 替位式擴散 雜質原子進入硅晶體以后，雜質原子沿著晶格空位跳躍前進的一種擴散； ? 替位式擴散機構的特征：雜質原子占據晶體晶格格點的正常位置，不改變晶體結構； 替代式雜質 P， B， As, Al, Ga, Sb, Ge ?int ~ 3 – 4 eV Semiconductor VLSI Process Principle 半導體集成電路工藝原理 10 2 間隙式擴散 雜質原子在進入硅晶體之后，從一個原子的間隙到另一個原子間隙逐次跳躍前進的一種擴散； ? 間隙式擴散機構的特征：雜質原子只存在于晶體原子的間隙之中，擴散的速率一般較替位式要快； 3 有些雜質同時具有替位式和間隙式兩種擴散結構，它們的有效擴散系數則由這兩個獨立的擴散系數權重