集成電路設計基礎ch(1)(存儲版)
【正文】 阱P+P+P+N+N+阱PP+外延層N M O SP M O S 圖 以雙極工藝為基礎的雙埋層 雙阱 BiCMOS工藝的器件結(jié)構(gòu)剖面圖 掩埋層 掩埋層 改進 : 可提高 CMOS器件的性能 。 了解 NMOS工藝的意義 目前 CMOS工藝已在 VLSI設計中占有壓倒一切的優(yōu)勢 . 但了解 NMOS工藝仍具有幾方面的意義 : ? CMOS工藝是在 PMOS和 NMOS工藝的基礎上發(fā)展起來的 . ? 從 NMOS工藝開始討論對于學習 CMOS工藝起到循序漸進的作用 . ? NMOS電路技術和設計方法可以相當方便地移植到CMOS VLSI的設計 . ? GaAs邏輯電路的形式和眾多電路的設計方法與NMOS工藝基本相同 . 增強型和耗盡性 MOSFET (Enhancement mode and depletion mode MOSFET) FET（ Field Effect Transisitor） ? 按襯底材料區(qū)分有 Si, GaAs, InP ? 按場形成結(jié)構(gòu)區(qū)分有 J/MOS/MES ? 按載流子類型區(qū)分有 P/N ? 按溝道形成方式區(qū)分有 E/D E/DNMOS和 EPMOS的電路符號 NM OSE n h a n c e m en tP M OSE n h a n c e m en tNM OSD e p l e t i o nENMOS的結(jié)構(gòu)示意圖 (增強型 VD=0V, Vgs=Vsb=0V) 圖 ENMOS的結(jié)構(gòu)示意圖 DNMOS的結(jié)構(gòu)示意圖 (耗盡型 VD=0V, Vgs=Vsb=0V) 圖 DNMOS的結(jié)構(gòu)示意圖 EPMOS的結(jié)構(gòu)示意圖 (增強型 VD=0V, Vgs=Vsb=0V) 圖 EPMOS的結(jié)構(gòu)示意圖 ? 工作原理：在柵極電壓作用下，漏區(qū)和源區(qū)之間形成導電溝道。 那時的多晶硅還是絕緣體 ， 或非良導體 。 2 加長了柵極 ， 增大了管子尺寸 ， 集成度降低 。 l 電源電壓為 12V。集成電路設計基礎 莫冰 華僑大學電子工程系 廈門市專用集成電路系統(tǒng)重點實驗室 第四章 集成電路器件工藝 雙極型集成電路的基本制造工藝 MESFET和 HEMT工藝 MOS工藝和相關的 VLSI工藝 BiCMOS工藝 第四章 集成電路器件工藝 IC 材料、工藝、器件和電路 材料 工藝 器件 電路形式 電路規(guī)模 Si B i p o l a r D , B J T , R , C , L T T L , E C L , C M L L S I N M OS D , N M OS , R , C N M OS , S C FL V L S I C M OS D , P/ N M OS , R , C C M OS , S C FL U L S I, GS I B i C M OS D , B J T , P / N M OS , R , C E C L , C M OS V L S I,ULSI Si l i c o n 硅 Si / Ge D , HB T / H E M T E C L / S C FL L S I M E S FE T D , M E S F E T , R , C , L S C FL L S I, V L S I HEMT D , E / D HEMT , R , C , L S C FL L S I, V L S I Ga A s 砷化鎵 HB
法律信息相關推薦
鄂ICP備17016276號-1