集成電路設(shè)計基礎(chǔ)ch(1)-文庫吧在線文庫
【正文】 T D , HB T , R , C , L E C L , C M L M S I, L S I HEMT D , HEM T , R , C , L S C FL , C M L MSI In P 磷化銦 HBT D , HB T , R , C , L E C L , C M L MSI 圖 幾種 IC工藝速度功耗區(qū)位圖 雙極型集成電路的基本制造工藝 MESFET和 HEMT工藝 MOS工藝和相關(guān)的 VLSI工藝 BiCMOS工藝 雙極性硅工藝 ? 早期 的雙極性硅工藝： NPN三極管 p+p+n+np n+ n+pS i O 2B E CB u ri e d L ay e r M e t a lp n I s o l at i o np n I s o l at i o n圖 1 2 3 ? 先進 的雙極性硅工藝： NPN三極管 圖 2 5 6 7 8 ? GaAs基 同質(zhì)結(jié) 雙極性晶體管并不具有令人滿意的性能 HBT工藝 LmLswo ?gRIV ?? Isw隨渡越時間的減小而增大 AlGaAs /GaAs基 異質(zhì)結(jié) 雙極性晶體管 (a) (b) 圖 GaAs HBT的剖面圖 (a)和能帶結(jié)構(gòu) (b) ○ ○ ○ ? GaAs 基 HBT ? InP 基 HBT ? Si/SiGe的 HBT MESFET和 HEMT工藝 ? GaAs工藝： MESFET 圖 GaAs MESFET的基本器件結(jié)構(gòu) ?引言 歐姆 歐姆 肖特基 金鍺合金 MESFET ? 增強型和耗盡型 ? 減小柵長 ? 提高導(dǎo)電能力 ? GaAs工藝： HEMT 圖 簡單 HEMT的層結(jié)構(gòu) ? 柵長的減小 大量的可高速遷移的電子 ? GaAs工藝： HEMT工藝的三明治結(jié)構(gòu) 圖 DPDQWHEMT的層結(jié)構(gòu) Main Parameters of the mm Gate Length HEMTs HEMTType Parameters EHEMT DHEMT V th V V I dsmax 200 mA/mm (V gs = V) 180 mA/mm (V gs = 0 V) G m 500 mS/mm 400 mS/mm R s W l 氧化層厚 1500197。 Al柵 MOS工藝的柵極位錯問題 圖 鋁柵重疊設(shè)計 ? 柵極做得長，同 S、 D重疊一部分 圖 鋁柵重疊設(shè)計的缺點 l CGS、 CGD都增大了 。 先利用光阻膠保護 ， 刻出柵極 ， 再以多晶硅為掩膜 ， 刻出 S， D區(qū)域 。 所以 , 直到 1972年突破了那些難關(guān)以后 , MOS工藝才進入了 NMOS時代 。 影響 BiCMOS器件性能的主要部分是雙極部分 ，因此以雙極工藝為基礎(chǔ)的 BiCMOS工藝用的較多 。 ENMOS工作原理圖 ENMOS 工作原理圖 VgsVt， Vds=0V VgsVt， VdsVgsVt VgsVt， VdsVgsVt 圖 不同電壓情況下 ENMOS的溝道變化 NMOS工藝流程 圖 NMOS工藝的基本流程 表 NMOS的掩膜和典型工藝流程 M a sk 確定對象 工藝流程 出發(fā)點 P 型摻雜硅晶圓 ( ? = 7 5 2 0 0 mm ) ，生長 1 ? m 厚 氧化層
法律信息相關(guān)推薦
鄂ICP備17016276號-1