集成電路設(shè)計基礎(chǔ)ch(1)(完整版)
【正文】 , 涂感光膠 ( P h o t o r e si st ) 1 有源區(qū) 紫外曝光使透光處光膠聚合 , 去除未聚合處 ( 有源區(qū) ) 光膠 , 刻蝕 ( e c h i n g ) 氧化層 , 薄氧化層 ( t h i n o x ) 形成 , 沉淀多晶硅層 , 涂感光膠 2 離子注入?yún)^(qū) 曝光 , 除未聚合光膠 , 耗盡型 N M O S 有源區(qū)離子注入 , 沉淀多晶硅層 , 涂感光膠 3 多晶硅線條圖形 曝光 , 除未聚合光膠 , 多晶硅刻蝕 , 去除無多晶硅覆蓋的薄氧化層，以多晶硅為掩膜進行 n 擴 散，漏源區(qū)相對于柵結(jié)構(gòu)自對準，再生長 厚 氧化層 , 涂感光膠 4 接觸孔窗口( C o n t a c t s c u t ) 曝光 , 除未聚合光膠 , 接觸孔刻蝕 , 淀積金屬層 , 涂感光膠 5 金屬層線條圖形 曝光 , 除未聚合光膠 , 金屬層刻蝕 , 鈍化玻璃層形成 , 涂感光膠 6 焊盤窗口( B o n d i n g p a d s) 曝光 , 除未聚合光膠 , 鈍化玻璃層刻蝕 圖 NMOS反相器電路圖和芯片剖面示意圖 S D D S CMOS工藝 ? 進入 80年代以來 ， CMOS IC以其近乎零的靜態(tài)功耗而顯示出優(yōu)于 NMOS， 而更適于制造 VLSI電路 ， 加上工藝技術(shù)的發(fā)展 ， 致使 CMOS技術(shù)成為當前 VLSI電路中應用最廣泛的技術(shù) 。 l 無需重疊設(shè)計 ， 減小了柵極尺寸 ， 漏 、 源極尺寸也可以減小 ， 即減小了晶體管尺寸 ，提高了速度 ， 增加了集成度 。 這種方法被稱為 自對準技術(shù) 。 Al柵 MOS工藝缺點 ? 制造源 、 漏極與制造柵極采用兩次掩膜步驟不容易對齊 。 ? 閾值電壓較敏感于有源層的垂直尺寸形狀和摻雜程度； ? 驅(qū)動電流小 ? 閾值電壓變化大：由于跨導大，在整個晶圓上， BJT的閾值電壓變化只有幾毫伏，而MESFET， HEMT由于跨導小，要高十倍多。 MOS工藝和相關(guān)的 VLSI工藝 圖 MOS工藝的分類 認識 MOSFET G ateDr ai nS o u rcen + n +L effL D r aw nL Dp s u b s tr a teSGDP o l yO xi d eWn+ n +線寬 (Linewidth), 特征尺寸 (Feature Size)指什么？ MOS工藝的特征尺寸 (Feature Size) ?特征尺寸 : 最小線寬 ? 最小柵長 圖 PMOS工藝 早期的鋁柵工藝 ? 1970年前 ， 標準的 MOS工藝是鋁柵 P溝道 。 這好比彩色印刷中 ， 各種顏色套印一樣 ， 不容易對齊 。 自對準技術(shù)與標準硅工藝 ? 1970年 ， 出現(xiàn)了硅柵工藝 (采用了自對準技術(shù) ） 。 ? 增加了電路的可靠性 。 ? CMOS工藝的標記特性 阱 /金屬層數(shù) /特征尺寸 1?Poly, P阱 CMOS工藝流程 圖 典型 1P2M n阱 CMOS工藝主要步驟 形成 n 阱區(qū)?確定 nM OS 和 pMOS 有源區(qū)?場和柵氧化 （ thin ox ）?形成多晶硅并刻蝕成圖案?p+ 擴散?n+ 擴散?刻蝕接觸孔?沉積第一金屬層并刻蝕成圖案?沉積第二金屬層并刻蝕成圖案?形成鈍化玻璃并刻蝕焊盤GSDGDSN+N+P+P+P+N M O SP M O SN S U BP 阱N+圖 P阱 CMOS芯片剖面示意圖
法律信息相關(guān)推薦
鄂ICP備17016276號-1