【正文】 使硅片表面擴入足夠的雜質(zhì) —再分布能否達到設(shè)計要求的 NS2和 Xj的先決條件； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 51 （ 2）預(yù)淀積時擴入單位面積的雜質(zhì)總量 11112 SDtQN??? Q1由 NS2和 Xj決定。 一般認為 NS1是相應(yīng)擴散溫度下的固溶度，由雜質(zhì)固 溶度曲線選定要達到 NS1的擴散溫度； （ 4）由選定的 T，查出相應(yīng)的 D1； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 53 2，再分布溫度 T和時間 t 是如何確定的？ ? 選定了 T 和 t 后，即可作投片試驗，根據(jù)結(jié)果適當(dāng)修正，最終確定一合適的 T和 t ； 22 22jXtAD?（ 2） T確定后，查表找出相應(yīng)的 D2 則， 式中， A是再分布的表面濃度與外延層濃度的函數(shù)，可由 A與 NS/Nb的關(guān)系曲線查得； 22jX A D t?T和 t由 Xj的要求確定： （ 1）根據(jù)擴散周期長短、擴散的均勻性和重復(fù)性等諸方面因素綜合考慮，適當(dāng)選擇 T。 擴散方法 ? 從雜質(zhì)組分看有：單質(zhì)元素、化合物和混合物擴散 ? 從雜質(zhì)在常溫下所處的狀態(tài)看有：固態(tài)源擴散、液態(tài)源擴散和涂布源擴散等 銻擴散箱示意圖 ? 常用的幾種擴散方法 一 固態(tài)源擴散 1，銻的箱法擴散 :硅片與擴散源同放一箱內(nèi)，在 N2保護下擴散 。 ? 改進： 采用 SbCl Sb(C2H5O)3和乳膠源擴散，改善了表面質(zhì)量，但高濃度擴散仍難以達到； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 59 ? Sb擴散較理想的方法： 采用兩個恒溫區(qū)的擴散系統(tǒng)；擴散分預(yù)淀積和再分布的雙溫區(qū)兩部擴散法 ? 優(yōu)點： o 有二個恒溫區(qū)，可用純 Sb2O3粉狀源，避免了燒源的麻煩； o 表面質(zhì)量好，缺陷密度?。? o 表面濃度為常規(guī)工藝的三倍 ； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 60 2,固 － 固擴散 硼固－固擴散淀積裝置示意圖 ? 源：硅基片上的摻雜固體薄膜； ? 種類：摻雜氧化物、氮化物、多晶硅或它們的組合；其中，摻雜氧化物工藝較成熟； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 61 ? 對源的要求：摻雜層應(yīng)滿足恒定表面源的條件，具有足夠的厚度和濃度 m in 2 oxd D t 式中 ,Dox和 t 分別為雜質(zhì)在 SiO2中的擴散系數(shù)和擴散時間，一般 d在 250－ 600nm； ? 氧化層中的雜質(zhì)含量（濃度）直接影響擴散的參數(shù) ,必須精確控制； ? 氧化層中雜質(zhì)含量與其他工藝參數(shù)，如反應(yīng)氣體成份、流量、排氣速率和淀積溫度等由計算機模擬和實驗找出最佳方案； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 62 3. 片狀源擴散 ? BN片和 B、 P微晶玻璃片 ? 預(yù)淀積過程： ? 源片與硅片相間插在石英舟內(nèi)； ? 在一定擴散溫度下，雜質(zhì)蒸汽借助于濃度梯度氣相轉(zhuǎn)移到硅片表面，并與硅發(fā)生反應(yīng)，生成雜質(zhì)原子，雜質(zhì)原子向硅體內(nèi)擴散 。 磷預(yù)淀積裝置示意圖 二、液態(tài)源擴散 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 65 ?源： B — B(CH3O)3 。 ? 源： As (arsenosilica)； Sb (antimonysilica)； B (borosilica)； P (phosphorosilica)。 4. 7 擴散層質(zhì)量檢驗 ? 條件：待測樣品的長、寬比探針間距大很多 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 68 2，范德堡測試圖 4 .5 3 2l n 2S VVR w I I??? ? ? ?ⅰ ，參數(shù)結(jié)果準確； ⅱ ，適用范圍廣，可以 測量常規(guī)方法難以獲得的一些工藝參數(shù)； ⅲ ，占用面積不大； ⅳ ，測試方法簡單； 范德堡圖形 圖中，正十字的中心部分是測試其方塊電阻的有效區(qū)域 由中 心伸出的四條邊稱為引出臂 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 69 二、結(jié)深 Xj測量 ? 常用磨角法和滾槽法 jXS inl? ?? 直接測量 ? 染色原理：當(dāng)在結(jié)面上滴有染色液時，結(jié)兩側(cè)的硅與染色液形成微電池，兩個極區(qū)反應(yīng)不同，于是染色出現(xiàn)差異，結(jié)面被顯示出來； ? 這兩種方法都是利用 P區(qū)和 N區(qū)在染色上的差異，使 PN結(jié)的界面顯現(xiàn)出來，測量其深度； 1，磨角法 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 70 ? 干涉法測量 2jXN???λ ：光源波長 N：干涉條紋數(shù) ? 滾槽法 2jX Y X YXRD????D: 滾槽直徑 X、 Y由顯微鏡讀出 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 71 ? 染色方法： ? 化學(xué)染色 濃 HNO3 滴入 0?1?0?5％（體積）的 HF，制成染色液，樣品放入幾分鐘， P區(qū)會變暗； ? 化學(xué)鍍 CUSO4 PN 結(jié) 顯 示 技 術(shù) Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 72 三、摻雜分布測量 1. C－ V測量 (Capacitance Voltage Measurement) 從測量結(jié)的反偏電容和電壓的關(guān)系可以測得擴散層的摻雜分布。 利用金屬探針與半導(dǎo)體材料接觸，從電流－電壓曲線原點附近的特性來定出材料電阻率的一種方法。 (Secondary Ion Mass Spectrascopy: SIMS) Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 75 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 76 167。 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 81 三，薄層電阻偏差 薄層電阻偏差超規(guī)范是擴散工藝最常見的質(zhì)量問題，其主要因素有： 1，擴散爐溫失控或不穩(wěn)定； 2，用 CVD法預(yù)淀積時，氣體流量不穩(wěn)定或熱板溫度不穩(wěn)定； 3，用其它方法預(yù)淀積時，攜帶源的氣體流量不穩(wěn)定，或源溫失控； 4，預(yù)淀積或再擴散時氣體管路泄漏或氣體含有雜質(zhì)； 5，有殘留氧化層或清洗過程產(chǎn)生較厚的自然氧化膜阻礙了雜質(zhì)擴散； 6，預(yù)淀積或再擴散過程中設(shè)備的故障或誤動作； 7，操作人員的誤操作； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 82 ?光刻圖形邊緣不整齊 (有毛刺）擴散后 PN結(jié)出現(xiàn)尖鋒； ?外延層的層錯、位錯密度過高，以及表面存在合金點、破壞點時，擴散后使得 PN結(jié)面上出現(xiàn)尖鋒凸起（有時稱管道）； ? 集電結(jié)的表面處有針孔存在，發(fā)射區(qū)擴散時，這些針孔下面的集電結(jié)上就有 N＋ 區(qū)出現(xiàn)； 四，器件特性異常 主要是檢測器件的擊穿電壓異常； hFE不合規(guī)范；小電流時 hFE過低；穩(wěn)壓二極管穩(wěn)壓不合規(guī)范；電阻呈非線性等。習(xí)慣上指低壓硬擊穿； （ 2） 低壓擊穿： Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 85 ?小島、位錯、層錯、破壞點合金點等引起 e、 c穿通 （ 3）軟擊穿 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 86 2，從工藝上提高晶體管 共發(fā)射極電流放大系數(shù) ?的途徑 : ? 減小基區(qū)寬度； ? 增加發(fā)射區(qū)雜質(zhì)濃度，降低基區(qū)雜質(zhì)濃度； ? 減小復(fù)合幾率，提高基區(qū)和勢壘區(qū)的載流子壽命；