【正文】 散的同時(shí)，也將在窗口邊緣附近的硅中進(jìn)行平行表面的橫向擴(kuò)散，兩者是同時(shí)進(jìn)行的，但兩者的擴(kuò)散條件并不完全相同； ? 硅內(nèi)濃度比表面濃度低兩個(gè)數(shù)量級(jí)以上時(shí)，橫向擴(kuò)散的距離約為縱向擴(kuò)散距離的75－ 85%； 氧化物窗口邊緣的擴(kuò)散 等濃度線 一 橫向擴(kuò)散 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 29 ? 橫向擴(kuò)散的存在，實(shí)際擴(kuò)散區(qū)域要比窗口的尺寸大，造成擴(kuò)散區(qū)域之間的實(shí)際距離比由光刻版所確定的尺寸要小 橫向擴(kuò)散對(duì)溝道長(zhǎng)度的影響 ? 橫向擴(kuò)散直接影響 ULSI的集成度；并對(duì)結(jié)電容也將產(chǎn)生一定的影響； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 30 二 場(chǎng)助效應(yīng) (Electric field enhanced ) 擴(kuò)散時(shí)，在擴(kuò)散粒子自建場(chǎng)作用下，加速了雜質(zhì)原子擴(kuò)散的速度，這一現(xiàn)象稱為場(chǎng)助效應(yīng) ? 電子由于具有很高的遷移率，因此移動(dòng)在前沿，這使帶正電荷的施主 As離子在后面，這樣就建立了一個(gè)內(nèi)建電場(chǎng) ,阻止電子進(jìn)一步擴(kuò)散，最后電子擴(kuò)散流量和電子漂移流量平衡。 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 34 擴(kuò)散系數(shù)的修正因子與硅基片濃度的關(guān)系 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 35 四，基區(qū)下陷效應(yīng) (Emitter Push effect ) ?實(shí)驗(yàn)現(xiàn)象：在 P發(fā)射區(qū)下的 B擴(kuò)散比旁邊的 B擴(kuò)散快，使得基區(qū)寬度改變。 ? 形成這一偏差的原因 ： ? 不同雜質(zhì)在 Si－ SiO2界面的分凝系數(shù) m不同 m = Csi/CSiO2 ? 雜質(zhì)在氧化層一側(cè)的擴(kuò)散系數(shù)的影響； ? 隨 SiO2的增厚 Si－ SiO2的界面隨時(shí)間而移動(dòng)； ? 工藝中利用氧化速率大小來(lái)控制、調(diào)整再分布后硅片中的雜質(zhì)總量和基區(qū)表面雜質(zhì)濃度； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 39 基區(qū)摻硼、發(fā)射區(qū)摻磷時(shí)晶體管中雜質(zhì)的分布狀況 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 40 167。 sjjLRL X X?????? Rs與正方形邊長(zhǎng) L無(wú)關(guān)； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 45 2，物理意義 0111 ()jxjq N x dxx?? ???? 01 ()jxjq N x d xx??? ? 式中 , ?為 載流子遷移率， n 為載流子濃度 ,并假定溫室下雜質(zhì)全部電離 ,則載流子濃度 = 雜質(zhì)濃度( n = N)； ? 對(duì)于擴(kuò)散層，層內(nèi)雜質(zhì)有一定的分布，當(dāng)采用平均值的概念時(shí)： 11nq? ?????在雜質(zhì)均勻分布的半導(dǎo)體中 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 46 ? 假設(shè)遷移率為常數(shù)， SjjL L L LRRS a x x a a???? ? ? ? ? ? ? ??則， R = n RS xj a L 式中， Q為從表面到結(jié)邊界這一方塊薄層中單位面積上雜質(zhì)總量； 可見(jiàn) ，擴(kuò)散層中擴(kuò)進(jìn)的雜質(zhì)總量越多，Rs就越?。? ?在集成電路中的應(yīng)用： 0 ()jxjq N x d xx?? ? ?011()jS xjR x q Qq N x dx???? ? ??則 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 47 222SQNDt??三，表面雜質(zhì)濃度 NS ? 恒定表面源擴(kuò)散 ? 表面雜質(zhì)濃度 NS取決于擴(kuò)散溫度下雜質(zhì)在硅中的固溶度； ? 有限表面源擴(kuò)散 ? 擴(kuò)散過(guò)程中，雜質(zhì)總量 Q保持不變，而表面濃度隨擴(kuò)散時(shí)間的增長(zhǎng)而下降 。 一般認(rèn)為 NS1是相應(yīng)擴(kuò)散溫度下的固溶度，由雜質(zhì)固 溶度曲線選定要達(dá)到 NS1的擴(kuò)散溫度； （ 4）由選定的 T，查出相應(yīng)的 D1； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 53 2，再分布溫度 T和時(shí)間 t 是如何確定的？ ? 選定了 T 和 t 后，即可作投片試驗(yàn)，根據(jù)結(jié)果適當(dāng)修正，最終確定一合適的 T和 t ； 22 22jXtAD?（ 2） T確定后，查表找出相應(yīng)的 D2 則， 式中， A是再分布的表面濃度與外延層濃度的函數(shù)，可由 A與 NS/Nb的關(guān)系曲線查得； 22jX A D t?T和 t由 Xj的要求確定： （ 1）根據(jù)擴(kuò)散周期長(zhǎng)短、擴(kuò)散的均勻性和重復(fù)性等諸方面因素綜合考慮，適當(dāng)選擇 T。 ? 改進(jìn)： 采用 SbCl Sb(C2H5O)3和乳膠源擴(kuò)散，改善了表面質(zhì)量，但高濃度擴(kuò)散仍難以達(dá)到； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 59 ? Sb擴(kuò)散較理想的方法： 采用兩個(gè)恒溫區(qū)的擴(kuò)散系統(tǒng)；擴(kuò)散分預(yù)淀積和再分布的雙溫區(qū)兩部擴(kuò)散法 ? 優(yōu)點(diǎn)： o 有二個(gè)恒溫區(qū)，可用純 Sb2O3粉狀源，避免了燒源的麻煩； o 表面質(zhì)量好，缺陷密度小； o 表面濃度為常規(guī)工藝的三倍 ； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 60 2,固 － 固擴(kuò)散 硼固－固擴(kuò)散淀積裝置示意圖 ? 源：硅基片上的摻雜固體薄膜； ? 種類：摻雜氧化物、氮化物、多晶硅或它們的組合；其中，摻雜氧化物工藝較成熟； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 61 ? 對(duì)源的要求：摻雜層應(yīng)滿足恒定表面源的條件，具有足夠的厚度和濃度 m in 2 oxd D t 式中 ,Dox和 t 分別為雜質(zhì)在 SiO2中的擴(kuò)散系數(shù)和擴(kuò)散時(shí)間，一般 d在 250－ 600nm； ? 氧化層中的雜質(zhì)含量（濃度）直接影響擴(kuò)散的參數(shù) ,必須精確控制； ? 氧化層中雜質(zhì)含量與其他工藝參數(shù)，如反應(yīng)氣體成份、流量、排氣速率和淀積溫度等由計(jì)算機(jī)模擬和實(shí)驗(yàn)找出最佳方案； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 62 3. 片狀源擴(kuò)散 ? BN片和 B、 P微晶玻璃片 ? 預(yù)淀積過(guò)程： ? 源片與硅片相間插在石英舟內(nèi)； ? 在一定擴(kuò)散溫度下，雜質(zhì)蒸汽借助于濃度梯度氣相轉(zhuǎn)移到硅片表面，并與硅發(fā)生反應(yīng)，生成雜質(zhì)原子，雜質(zhì)原子向硅體內(nèi)擴(kuò)散 。 ? 源： As (arsenosilica)； Sb (antimonysilica)； B (borosilica)； P (phosphorosilica)。 PN 結(jié) 顯 示 技 術(shù) Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 72 三、摻雜分布測(cè)量 1. C－ V測(cè)量 (Capacitance Voltage Measurement) 從測(cè)量結(jié)的反偏電容和電壓的關(guān)系可以測(cè)得擴(kuò)散層的摻雜分布。 (Secondary Ion Mass Spectrascopy: SIMS) Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 75 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 76 167。習(xí)慣上指低壓硬擊穿； （ 2） 低壓擊穿： Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 85 ?小島、位錯(cuò)、層錯(cuò)、破壞點(diǎn)合金點(diǎn)等引起 e、 c穿通 （ 3）軟擊穿 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 86 2，從工藝上提高晶體管 共發(fā)射極電流放大系數(shù) ?的途徑 : ? 減小基區(qū)寬度； ? 增加發(fā)射區(qū)雜質(zhì)濃度，降低基區(qū)雜質(zhì)濃度； ? 減小復(fù)合幾率，提高基區(qū)和勢(shì)壘區(qū)的載流子壽命；