【正文】 (Secondary Ion Mass Spectrascopy: SIMS) Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 75 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 76 167。 ? 源： As (arsenosilica)； Sb (antimonysilica)； B (borosilica)； P (phosphorosilica)。 一般認(rèn)為 NS1是相應(yīng)擴(kuò)散溫度下的固溶度，由雜質(zhì)固 溶度曲線選定要達(dá)到 NS1的擴(kuò)散溫度； （ 4）由選定的 T，查出相應(yīng)的 D1； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 53 2，再分布溫度 T和時(shí)間 t 是如何確定的？ ? 選定了 T 和 t 后，即可作投片試驗(yàn)，根據(jù)結(jié)果適當(dāng)修正，最終確定一合適的 T和 t ； 22 22jXtAD?（ 2） T確定后，查表找出相應(yīng)的 D2 則， 式中， A是再分布的表面濃度與外延層濃度的函數(shù)，可由 A與 NS/Nb的關(guān)系曲線查得； 22jX A D t?T和 t由 Xj的要求確定： （ 1）根據(jù)擴(kuò)散周期長(zhǎng)短、擴(kuò)散的均勻性和重復(fù)性等諸方面因素綜合考慮，適當(dāng)選擇 T。 ? 形成這一偏差的原因 ： ? 不同雜質(zhì)在 Si－ SiO2界面的分凝系數(shù) m不同 m = Csi/CSiO2 ? 雜質(zhì)在氧化層一側(cè)的擴(kuò)散系數(shù)的影響； ? 隨 SiO2的增厚 Si－ SiO2的界面隨時(shí)間而移動(dòng)； ? 工藝中利用氧化速率大小來控制、調(diào)整再分布后硅片中的雜質(zhì)總量和基區(qū)表面雜質(zhì)濃度； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 39 基區(qū)摻硼、發(fā)射區(qū)摻磷時(shí)晶體管中雜質(zhì)的分布狀況 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 40 167。 影響雜質(zhì)分布的其他因素 ? 實(shí)際擴(kuò)散過程中，雜質(zhì)通過窗口以垂直硅表面擴(kuò)散的同時(shí)，也將在窗口邊緣附近的硅中進(jìn)行平行表面的橫向擴(kuò)散，兩者是同時(shí)進(jìn)行的，但兩者的擴(kuò)散條件并不完全相同； ? 硅內(nèi)濃度比表面濃度低兩個(gè)數(shù)量級(jí)以上時(shí)，橫向擴(kuò)散的距離約為縱向擴(kuò)散距離的75－ 85%； 氧化物窗口邊緣的擴(kuò)散 等濃度線 一 橫向擴(kuò)散 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 29 ? 橫向擴(kuò)散的存在，實(shí)際擴(kuò)散區(qū)域要比窗口的尺寸大，造成擴(kuò)散區(qū)域之間的實(shí)際距離比由光刻版所確定的尺寸要小 橫向擴(kuò)散對(duì)溝道長(zhǎng)度的影響 ? 橫向擴(kuò)散直接影響 ULSI的集成度；并對(duì)結(jié)電容也將產(chǎn)生一定的影響； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 30 二 場(chǎng)助效應(yīng) (Electric field enhanced ) 擴(kuò)散時(shí)，在擴(kuò)散粒子自建場(chǎng)作用下，加速了雜質(zhì)原子擴(kuò)散的速度，這一現(xiàn)象稱為場(chǎng)助效應(yīng) ? 電子由于具有很高的遷移率，因此移動(dòng)在前沿，這使帶正電荷的施主 As離子在后面，這樣就建立了一個(gè)內(nèi)建電場(chǎng) ,阻止電子進(jìn)一步擴(kuò)散，最后電子擴(kuò)散流量和電子漂移流量平衡。 3) D還與基片材料的晶向、晶格的完整性、基片材料本體雜質(zhì)濃度以及擴(kuò)散雜質(zhì)的表面濃度有關(guān)； 1 0 /D m h??2) 快慢擴(kuò)散雜質(zhì)元素以 劃分 。 ,均勻性好 ,適合大生產(chǎn) 。 擴(kuò)散層質(zhì)量檢驗(yàn) 167。集成電路工藝原理 復(fù)旦大學(xué)微電子研究院 於偉峰 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 2 第四章 擴(kuò)散 (Diffusion) 167。 擴(kuò)散工藝常見的質(zhì)量問題及分析 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 3 第四章 擴(kuò)散 (Diffusion) 167。 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 5 167。 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 8 三 雜質(zhì)固溶度 (dopant solid solubility) ? 固溶度 (solid solubility):在一定溫度下，雜質(zhì)能溶硅中而不發(fā)生反應(yīng)形成分凝相的最大濃度。這個(gè)電場(chǎng)同樣施加在施主原子上，因此，增加了施主的擴(kuò)散率。 擴(kuò)散工藝參量與擴(kuò)散工藝條件的選擇 一 擴(kuò)散結(jié)深 (diffusion junction depth) 1，結(jié)深 Xj的定義 : PN結(jié)結(jié)深的位置定義在摻入的雜質(zhì)濃度與硅片本體雜質(zhì)濃度相等的地方；即 ,x = xj 處 Cx(擴(kuò)散雜質(zhì)濃度 ) = Cb (本體濃度 ) Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 41 2，結(jié)深的表達(dá)式 將 N(xj,t) = Nb代入上式，則 12 ( )bjSNx e r fc D tN??（ 2）有限表面源擴(kuò)散 24( , )xDtSN x t N e ??∵ 則 122 ( l n )SjbNx D tN?統(tǒng)一表示式： jx A D t?（ 1） 恒定表面源擴(kuò)散 ( , ) 2S xN x t N e r fc Dt?∵ Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 42 ? 例，某晶體管的硼再分布的擴(kuò)散溫度為 1180℃ ，擴(kuò)散時(shí)間共用了 40分鐘，所用 N型外延片的電阻率為 ?cm，硼擴(kuò)散的表面濃度 Ns≌5 1018/cm3,試求擴(kuò)散結(jié)深。 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 54 (二） 擴(kuò)散雜質(zhì)的選擇 1，選擇擴(kuò)散雜質(zhì)的主要依據(jù)： （ 1）在硅中的固溶度 —要求發(fā)射區(qū)的表面濃度比基區(qū)的表面濃度高 2－ 3個(gè)數(shù)量級(jí)，以使發(fā)射結(jié)具有足夠大的注入比； （ 2）在硅中的擴(kuò)散系數(shù) —要求先行擴(kuò)散雜質(zhì)的擴(kuò)散系數(shù)比后擴(kuò)散雜質(zhì)的擴(kuò)散系數(shù)小，可以減小后面擴(kuò)散對(duì)已形成的雜質(zhì)分布的影響； （ 3） SiO2的掩蔽問題； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 55 2，可供選擇的 P型雜質(zhì)有 In、 Al、 Ga和 B，其中： In：在硅中的束縛能級(jí)較深，通常不全電離； Al：擴(kuò)散系數(shù)較大，不易控制； Ga：在 SiO2中的擴(kuò)散系數(shù)很大， SiO2不能有效地掩蔽； B：擴(kuò)散系數(shù)較小，易控，在硅中的最大固溶度為5 1020/cm3,完全滿足表面濃度在 1018/cm3的要求； 3，可供選擇的 N型雜質(zhì)有 P和 As，它們?cè)诠柚械墓倘芏榷驾^大，前者為 1021/cm3,后者為 2 1021/cm3,都能滿足發(fā)射區(qū)擴(kuò)散要求，其中： Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 56 As：蒸汽壓高，不易控制，且擴(kuò)散系數(shù)比 B小，有劇毒，使用不便； P：蒸汽壓較低，易于控制，且擴(kuò)散系數(shù)比 B略大，毒性也小； ? 相比之下 P是比較理想的 N型發(fā)射區(qū)擴(kuò)散雜質(zhì)； 4，在淺結(jié)擴(kuò)散中，為避免基區(qū)陷落效應(yīng)，有時(shí)也采用砷擴(kuò)散作超高頻器件的擴(kuò)散源，這是因?yàn)槠浒霃脚c硅相同，在高摻雜情況下不會(huì)引起畸變； 5，由于 Sb在硅中的擴(kuò)散系數(shù)很小，常用作隱埋層的擴(kuò)散源； Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 57 167。 ? 根據(jù) Rs和 Xj要求決定擴(kuò)散溫度和時(shí)間 ? 特點(diǎn) ：摻雜元素多、濃度范圍廣；特別適合砷（ As）擴(kuò)散 Semiconductor VLSI Process Principle 半導(dǎo)體集成電路工藝原理 67 一、薄層電阻的測(cè)量 1，四探針法 條件：待測(cè)樣品的長(zhǎng)、寬比探針間距大很多 ?條件：待測(cè)樣品的長(zhǎng)、寬比探針間 SVRCI?? C由樣品指針間距 S、樣品長(zhǎng)度 L、樣品寬度a、樣品厚度 d等尺寸決定； ? 用二探針來