【正文】 上午 2時 42分 56秒 上午 2時 42分 02:42: MOMODA POWERPOINT Lorem ipsum dolor sit amet, consectetur adipiscing elit. Fusce id urna blandit, eleifend nulla ac, fringilla purus. Nulla iaculis tempor felis ut cursus. 感 謝 您 的 下 載 觀 看 專家告訴 。 2023年 1月 上午 2時 42分 :42January 24, 2023 ? 1業(yè)余生活要有意義，不要越軌。 :42:5602:42:56January 24, 2023 ? 1意志堅強的人能把世界放在手中像泥塊一樣任意揉捏。 02:42:5602:42:5602:42Tuesday, January 24, 2023 ? 1知人者智，自知者明。 02:42:5602:42:5602:421/24/2023 2:42:56 AM ? 1越是沒有本領的就越加自命不凡。 上午 2時 42分 56秒 上午 2時 42分 02:42: ? 楊柳散和風，青山澹吾慮。 2023年 1月 上午 2時 42分 :42January 24, 2023 ? 1少年十五二十時，步行奪得胡馬騎。 2023年 1月 24日星期二 上午 2時 42分 56秒 02:42: ? 1楚塞三湘接，荊門九派通。 02:42:5602:42:5602:42Tuesday, January 24, 2023 ? 1不知香積寺，數(shù)里入云峰。 02:42:5602:42:5602:421/24/2023 2:42:56 AM ? 1成功就是日復一日那一點點小小努力的積累。 上午 2時 42分 56秒 上午 2時 42分 02:42: ? 沒有失敗，只有暫時停止成功！。 2023年 1月 上午 2時 42分 :42January 24, 2023 ? 1行動出成果，工作出財富。 2023年 1月 24日星期二 上午 2時 42分 56秒 02:42: ? 1比不了得就不比，得不到的就不要。 02:42:5602:42:5602:42Tuesday, January 24, 2023 ? 1乍見翻疑夢，相悲各問年。 02:42:5602:42:5602:421/24/2023 2:42:56 AM ? 1以我獨沈久，愧君相見頻。 106 ? 靜夜四無鄰，荒居舊業(yè)貧。 ? P阱鋁柵 CMOS工藝流程如下： ? 一次氧化 ， P阱光刻；注入氧化 ， P阱硼離子注入 ， 退火推進； P溝 MOS源 \漏區(qū)光刻 。 105 ? P阱 CMOS集成電路工藝流程 ? CMOS IC主要器件是 N溝道和 P溝道 MOS增強管組成的 CMOS倒相器 ?，F(xiàn)以鋁柵 MOS晶體管及鋁柵 CMOS集成電路為例說明。 ? ：刻蝕掉不需要的鋁層，同時在除膠時完成鋁硅合金。 ? ：開出各元件的電極接觸窗口 。 ? ：開出發(fā)射區(qū)擴散窗口及集電極引線窗口 。 ? ：開出基區(qū)擴散窗口 。 103 ? 9. 背面蒸金：去掉氧化層進行背面蒸金 。 ? 7. 隔離光刻：開出隔離擴散窗口 。 ? ：去除氧化層 ， 然后生長一層 N型外延層 。 ? ：開出埋層擴散的窗口 。 101 0． 3． 2 硅外平面晶體管工藝流程 襯底制備 埋層氧化 埋層光刻 埋層擴散 隔離擴散 隔離光刻 隔離氧化 外延 背面蒸金 基區(qū)氧化 基區(qū)光刻 基區(qū)擴散 蒸鋁 引線孔光刻 發(fā)射區(qū)擴散 發(fā)射區(qū)光刻 反刻鋁 合金 中測 劃片 封裝 鍵合 沾片 圖 雙極型集成電路工藝流程圖 102 ? ：選用電阻率為 813Ω .cm， 晶向為 111的 P型硅單晶片 ， 厚度 360μ m。 ? ：將封裝好得管子進行高溫老化 ，功率老化 ， 溫度試驗 ， 高低溫循環(huán)試驗 ， 從產品中除去不良管子 。 ? ：采用硅 =鋁絲通過超聲鍵合等方法 ，使管芯各電極與管座一一相連 。 100 ? ：用劃片機將硅片分成小片 ， 每一小片有一個管芯 。 ? ：在含磷氣氛中進行磷處理和合金化 。 ? ? ? ? ? 圖 （ g）發(fā)射區(qū)擴散和三次氧化 N+ 98 ? ：刻出基區(qū)和發(fā)射區(qū)的電極引線接觸窗口 ， 如圖 （ h） 所示 ? ? ? ? ? ? 圖 （ h）引線孔光刻后圖形 99 ? 11． 蒸鋁：采用蒸發(fā)方法將鋁蒸發(fā)到硅片表面 ，鋁層要求光亮 、 細致 、 厚度應符合要求 。 同時進行三次氧化 。 ? ? ? ? 圖 (e) 硼再分布和二次氧化 P 96 ? ：用光刻技術開出發(fā)射區(qū)窗口 ， 如圖 （ f） 所示 ， 使磷雜質沿此窗口進入硅片中 。 ? ? ? ? ? ? 圖 (d) 二次光刻后圖形 95 ? 7． 硼再分布 （ 淡基區(qū)擴散 ） ：基區(qū)光刻窗口 ， 在高溫下硼雜質進行再分布 ， 同時進行二次氧化 。 如圖 （ c） 所示 。 ? ? ? ? ? 圖 （ a）襯底制備、外延、一次氧化 ? ? ? sio2 N型外延層 N+襯底 92 ? ：在氧化層上用光刻技術開出基區(qū)窗口 ， 如圖 （ b） 所示 ， 利用氧化層對雜質擴散的掩蔽作用 ， 使硼雜質通過窗口進入硅中形成 P+區(qū) 。 以達到對雜質擴散起保護作用的目的 。不同器件外延層參數(shù)要求不同對于 3DK2來說，外延層電阻率為，厚度為 710μ m。 圖 硅外延平面晶體管的工藝流程圖 90 ? ：選用 N+型單晶 ， 通過切 、磨 、 拋光獲得表面光亮 、 平整 、 無傷痕 、并厚度符合要求的硅片 。 88 ? 二 、 工藝流程； ? 集成電路種類繁多 ， 其制造工藝也不完全相同 ， 但是一些經典制造工藝還是相同的 ， 下面舉三個例子加以說明 （ 1） 硅外延平面晶體管工藝流程； （ 2） 雙極型集成電路工藝流程；（ 3） CMOS倒相器管芯制造流程 。 整個系統(tǒng)設備要經過凈化；所用原材料 ， 試劑必須是特純的；氣體與水必須是經過凈化的高純氣體及高純水 。 78 IC技術發(fā)展歷程 基本器件 MOS器件：高密度、更低功耗、更大的設計靈活性 NMOS, PMOS, CMOS BJT(Bipolar Junction Transistor )：模擬電路及高速驅動 n+ n+ p+ p+ 79 CMOS 80 B E C p p n+ n p+ p+ n+ n+ BJT 81 ?1960s BJT ?氣相摻雜＋外延 ?pn結隔離 ?6－ 8次光刻 82 ?1970s E/D NMOS ?LOCOS隔離技術 Local Oxidation of Silicon ?耗盡型 NMOS面積減小，集成度提高 ?光刻版數(shù)量與 BJT相近 E D 83 ?1980s CMOS ?低功耗、散熱 ?集成度提高 ?12～ 14塊光刻版 84 ?1990s BiCMOS CMOS實現(xiàn)高集成度的內部電路 BJT實現(xiàn)輸出驅動電路 光刻版 20塊 CMOS BJT 85 集成電路制造工藝實例 ? 一 、 半導體器件工藝的特點 ? 高技術密集性：工藝流程長 ， 工序多 ， 專用設備數(shù)不勝數(shù) ， 整個制造過程采用大量新技術及設備 ， 因此對操作人員的技術素質要求極高 。 ? 注釋：作為無線局域網領域的兩個標準之一， WAPI早在 2023年即被中國頒布為國家標準，相比另一個由美國主導的 WiFi標準，WAPI標準具有明顯的安全和技術優(yōu)勢，不像 WiFi標準那樣存在安全缺陷。 ? 2023年 01月， 3G牌照正式發(fā)放， 3個技術標準 TDSCDMA、WCDMA和 CDMA2023分別由移動、聯(lián)通和電信獲得。 ? 2023年 11月，臺積電上海松江廠建成投產； ? 2023年 01月，《國家鼓勵的集成電路企業(yè)認定實施細則》正式發(fā)布； ? 2023年 03月，信息產業(yè)部、財政部、國家發(fā)改委聯(lián)合出臺《集成電路產業(yè)研究與開發(fā)專項資金管理暫行辦法》； ? 2023年 04月，中國自主研發(fā)的“龍芯 2號”處理器正式問世，標志著中國告別無“中國芯”的時代； ? 注釋：該芯片由中科院計算所研發(fā)，與當時國際領先的 CPU性能相比 ,“龍芯 2號”的差距為 4年 ,但功能已足夠使用，相當于中檔奔騰 Ⅲ 處理器的水平 ,最高頻率為 500MHz,集成了 1350萬個晶體管 ,采用 ,單精度峰值浮點運算速度是 20億次 /秒 ,雙精度峰值浮點運算速度為 10億次