【正文】 1 緒論 課題背景及目的在工程技術領域中幾乎都會涉及到信號的處理問題，數(shù)字濾波器在通訊、 雷達、 聲納、 遙感、 圖象處理和識別、 語言處理和識別 、地球物理資源考察、 人工智能 、核技術、 生物醫(yī)學工程等許多領域得到越來越廣泛的應用。信號處理的目的一般是對信號進行分析、變換、與識別等。如何在較強的噪聲背景下提取出真正的信號或信號的特征，并將其應用于工程實際是信號處理的首要任務。根據(jù)處理對象的不同，信號處理技術分為模擬信號處理系統(tǒng)和數(shù)字信號處理系統(tǒng)。數(shù)字信號處理與模擬信號處理相比有許多優(yōu)點，如相對于溫度和工藝的變化數(shù)字信號要比模擬信號更穩(wěn)健，在數(shù)字表示中，精度可以通過改變信號的字長來更好地控制，所以數(shù)字信號處理技術可以在放大信號的同時去除噪聲和干擾，而在模擬信號處理技術中信號和噪聲同時被放大，不利于噪聲和干擾的去除，數(shù)字信號還可以不帶誤差地被存儲和恢復、發(fā)送和接收、處理和操縱。目前，數(shù)字信號處理已經發(fā)展成為一項成熟的技術，并且在許多應用領域逐步代替了傳統(tǒng)的模擬信號處理系統(tǒng)。數(shù)字信號處理中一個非常重要且應用普遍的技術就是數(shù)字濾波。數(shù)字濾波是通過采用數(shù)值運算的方法來達到濾波目的的，通過一定的運算關系改變輸入信號所含的頻率成分的相對比例或濾除某些頻率成分，達到提取和加強信號中的有用成份、消弱無用的干擾成份的目的。 數(shù)值運算可以通過計算機編寫軟件來實現(xiàn)， 可以通過普通的硬件組合來實現(xiàn)， 也可以用專用的DSP芯片來實現(xiàn) 還可以通過VHDL 等硬件描述語言的設計。 用FPEG來實現(xiàn)數(shù)字濾波器按單位脈沖響應長度來分， 可分為無限長單位脈沖響應 IIR濾波器和有限長單位脈沖響應FIR 濾波器。按頻率響應來分可分為：低通、 高通 、帶通 、帶阻濾波器。 數(shù)字濾波器憑其特有的嚴格的線性相位和高穩(wěn)定和高精度， 可用快速傅立葉變換FFT 和其它快速算法來實現(xiàn)及設計靈活和適應性強等優(yōu)點，他與模擬濾波相比，有精度高、可靠性高、靈活性好等突出優(yōu)點，可以滿足對幅度和相位的嚴格要求，還能降低開發(fā)費用，縮短研制到應用的時間，在很多領域逐步代替了傳統(tǒng)的模擬信號系統(tǒng)。目前，應用FPGA來實現(xiàn)FIR濾波器這一新的FIR解決方案目前正處于研究探索階段，隨著大規(guī)模集成電路技術和 EDA 技術的發(fā)展 FPGA/CPLD 已被廣泛應用于實現(xiàn)全硬件的數(shù)字信號處理器或相應的電路模塊， 相對于傳統(tǒng)的專用 DSP 器件， 無論在技術性能設計成本、上市速度還是應用領域方面。 基于 FPGA 的數(shù)字信號處理器表現(xiàn)出了難以逾越的良好性能和更加廣闊的市場前景,它能有效克服傳統(tǒng)DSP技術的諸多技術瓶頸，在許多方面顯現(xiàn)出突出的優(yōu)勢，如高速與實時性，高可靠性，自主知識產權化，系統(tǒng)的重配置與硬件可重構性，單片DPS系統(tǒng)的可實現(xiàn)性以及開發(fā)技術的標準化和高效率等。在數(shù)字信號處理領域，具有領先和實際意義，本課題將通過實驗用分布式算法來設計FIR濾波器的設計并對所設計的系統(tǒng)進行仿真實現(xiàn)，驗證結果。FIR濾波器在數(shù)字信號處理中有著廣泛的應用，因此，研究FRI的FPGA解決方案體現(xiàn)電子系統(tǒng)的微型化和單片化，將數(shù)字信號處理和FPGA的結合，無論是在理論研究上還是在如通訊、高清晰度電視、雷達、圖象處理、數(shù)字音頻等實際應用上都有著美好的技術前景和巨大的實用價值的。 國內外研究的現(xiàn)狀數(shù)字信號處理器具有靈活性、高穩(wěn)定性、可靠性、集成度高等優(yōu)點，促使研究人員不斷對它進行研究和開發(fā)。但數(shù)字信號處理目前仍存在的缺點是:在一些重要研究領域，數(shù)字信號處理的速度還達不到實時處理的要求，例如超高頻A/D轉換器。數(shù)字信號處理可以采用兩種方法實現(xiàn):軟件實現(xiàn)和硬件實現(xiàn)。軟件實現(xiàn)是在通用計算機上執(zhí)行數(shù)字信號處理程序。這種方法靈活，但實現(xiàn)方法較慢，一般不能實時處理，主要用于教學和科研。國內外的研究機構、公已經推出了不同語言的信號處理軟件包。硬件主要采用MCU(單片機)、DPS(數(shù)字信號處理器)和集成電路來實現(xiàn)。其中，單片機速度較慢，集成電路雖然性能良好，但通常門限定的某一或某幾個特定功能而設計，靈活性差，軟件編程的通用數(shù)據(jù)處理芯片(如TMS320CXX)是目前應用一種方法。DSP處理器實質上是一種適用于數(shù)字信號處理的單片微處理主要特點是靈活性大，適應性強，具有可編程功能，且處理速度較高。近年來由于多媒體技術和無線通信的發(fā)展對DSP應用的要求不斷地這些應用對信號處理要求高，需要采用處理速度高的硬件來實現(xiàn)DPS，隨著CMOS工藝的線寬不斷縮小，從研制高性能的DSP專用芯片處理器，直到近年來可以在單片上集成DSP的應用。但是，采用DSP處理器的解決方案日益面臨著不斷增加挑戰(zhàn)，而自身的技術瓶頸(比如運行速度、吞吐量、總線結構的可變性、可重構配置性、硬件可升級性等等)致使這種解決方案在DPS的許多新領域中的道路越走越窄。現(xiàn)場可編程門陣列在器件處理速度等達到片上系統(tǒng)的要求后，它所具有的系統(tǒng)內可重構的特性成DSP應用的優(yōu)選方案之一。在許多諸如實時圖像處理、聯(lián)合戰(zhàn)術無線電統(tǒng)、3G移動通信基站、實時工控系統(tǒng)、衛(wèi)星導航設備等領域中，F(xiàn)PGA解決方案為數(shù)字信號處理開創(chuàng)了新的領域，國外有許多院校和科研機構在研究基于FPGA的DSP應用，我國在DSP技術起步較早，產品的研究開發(fā)成績斐然，本上與國發(fā)展，而在FPGA方面起步較晚。全國有100來所高等院校從事這方面的教學和科研，除了一部分DSP芯片需要從國外進口外，在信號處理理法方面，與國外處于同等水平。而在FPGA信號處理和系統(tǒng)方面，有了可喜進展，正在進行與世界先進國家同樣的研究?，F(xiàn)在，可編程邏輯器件在密度、性能和功耗上都有顯著的進步，為數(shù)字信號處理開創(chuàng)了新的領域，使得構造的數(shù)字信號處理系統(tǒng)能夠保持基于軟件的解決方案的靈活性，又能夠接近集成電路的性能。FPGA內部的功能塊中的SRAM查找表構成函數(shù)發(fā)生器，這種結構特別適用于并行處理結構，如分布式算法(DA)。相對于串行運算為主導的通用DSP芯片來說，其并行度和可擴展性都很好，它逐漸成為構造可編程的高性能算法結構的新的選擇。據(jù)分析，在未來，數(shù)字信號處理器將會主宰需要復雜算法的應用領域，而FPGA將會統(tǒng)治更多前端的應用，如FIR濾波、CORDIC算法等。FIR數(shù)字濾波器的實現(xiàn)，大體上可以分為軟件實現(xiàn)和硬件實現(xiàn)兩種。軟件實現(xiàn)方法是在通用的計算機上用軟件實現(xiàn)。利用計算機的存儲器、運算器和控制器把濾波所要完成的運算編成程序通過計算機來執(zhí)行。由于這種方法速度慢，難以對信號進行實時處理，因而多用于教學與科研。硬件實現(xiàn)是設計專門的數(shù)字濾波電路，如今FIR濾波器的硬件設計有多種實現(xiàn)方法。第一種是采用單片機來實現(xiàn)，但單片機的處理速度比較慢。第二種是采用專用的DSP芯片，但是DSP的串行指令執(zhí)行方式使其速度和效率大打折扣，因此當濾波器的系數(shù)增加或字長增長時，計算時間會大大增加，而且在一些高速的應用中，DSP的性能的提高卻落后于需求的增加。第三種是采用市場上通用的FIR濾波器集成電路，但由于它的通用性，很難滿足設計者獨特的要求。第四種是采用可編程邏輯器件的方法實現(xiàn)可編程邏輯器件在電子技術領域中的應用，為數(shù)字硬件電路系統(tǒng)的設計帶來了極大的靈活性。由于可編程邏輯器件可以通過軟件編程而對其硬件結構和工作方式進行調整，使得硬件的設計可以如同軟件設計那樣方便。在FIR數(shù)字濾波器的設計過程中涉及的乘法運算方式有位串行乘法、并行乘法和用分布式算法的乘法。位串行乘法器的實現(xiàn)方法主要是通過對乘法運算進行分解，用加法器來完成乘法功能。由于一個8X8位的乘法器輸出為16位，為得到正確的16位結果，串行輸入的二進制補碼數(shù)要進行符號位擴展，即將串行輸入的8位二進制補碼前補8個0(對正數(shù)或8個1(對負數(shù))后才輸入乘法器。如果每一位的運算需要一個時鐘周期的話，則這乘法器完成一次運算就需要16個時鐘周期。雖然位串行乘法器使乘法器的硬件規(guī)模到了最小，但由于運算周期過長，在對一些實時性要求較高的場合是不適用的。并行乘法速度快，但占用的硬件資源極大。隨著濾波器階數(shù)的增加，乘法器的位也變大，硬件規(guī)模將變得十分龐大。分布式算法利用ROM或寄存器將固定系數(shù)的乘累加運算轉移成查找表操作，避免了乘法運算。同時，查找表后的數(shù)據(jù)執(zhí)行的都是簡單加法運算，可以較大幅度地提高算速度。這種方法是目前比較常用的基于FPGA設計FIR濾波器的方法。分布式算法分為串行分布式算法、串并結合的分布式算法和并行分布式算法。串行分布式算法其構相對簡單，占用資源少，但是處理速度吞吐量很高。并行分布式算法結構齊整，利用流水實現(xiàn)，多用于對速度要求高的場合，但占用資源大。串并結合的分布式算法是串行分布式算法與并行分布式算法的一個折衷，具體情況不同，效果也不同，缺點是有控電路的加入，增加了電路的復雜性[s]。相對于前兩種方法，分布式算法既可以全串行實現(xiàn)，又可以全并行實現(xiàn)，還可以并行結合實現(xiàn)，可以在硬件規(guī)模和處理速度之間作出適當?shù)恼壑裕乾F(xiàn)在被研究的主要方法。 論文的結構及研究內容FIR可以對給定的頻率特性直接進行設計， FIR濾波器的沖激響應是有限長序列，具有嚴格的線性相位特性，其系統(tǒng)函數(shù)為一個多項式，它所包含的極點都位于原點，所以FIR濾波器永遠是穩(wěn)定的。由于在數(shù)據(jù)通訊、語音信號處理、圖像處理等傳輸過程中不能有明顯的相位失真，而FIR濾波器在滿足一定對稱條件下可以實現(xiàn)IIR濾波器難以實現(xiàn)的線性相位，因而得到廣泛應用。隨著數(shù)字信息技術的發(fā)展，數(shù)字濾波器已在許多領域得到廣泛應用。在數(shù)字濾波器設計中，以往都是通過硬件電路來實現(xiàn)其功能，當今計算機軟件技術不斷發(fā)展，應用軟件能夠實現(xiàn)數(shù)字濾波器的功能和時序仿真，因而直觀再現(xiàn)濾波器性能。本文通過VHDL和MATLABL軟件仿真實現(xiàn)壓電直線微電機控制系統(tǒng)中FIR低通數(shù)字濾波器，使設計達到最優(yōu)化。本課題研究的主要內容是利用FPGA進行有限沖擊響應(FIR)數(shù)字濾波器的研究，課題的主要內容如下:(1)以FIR濾波器的基本原理為依據(jù)，研究適應工程實際的數(shù)字濾波器的設計方法。(2 )FIR設計中的關鍵技術—乘法運算的高效實現(xiàn)，并結合選用的現(xiàn)場可編程邏輯器件的特點，實現(xiàn)乘加運算。(3)采用硬件描述語言(VHDL)，對FIR濾波器進行層次化、模塊化、參