【正文】 20 downto 0)。該方程可由圖1給出的硬件電路實現(xiàn),其中，DIN為數(shù)字信號輸入；CLOCK為時鐘信號；C1—Cn是由MATLAB處理得到的系數(shù)；D觸發(fā)器實現(xiàn)數(shù)據(jù)延時與觸發(fā)功能。第一個模塊是移位寄存器，該模塊的功能是通過移位寄存器把串行輸入的采樣數(shù)據(jù)轉(zhuǎn)換為并行的。（4）截止頻帶衰減約為60dB。通過常用的如原理圖或者硬件描述語言等方面描述出濾波器的原型，驗證則是把前面實現(xiàn)出來的原型輸入到Max+plusII里面，通過實際電路來觀察設(shè)計是否正確，如果不正確，要返回上面的步驟重新開始設(shè)計。功能仿真過程不涉及任何具體器件的硬件特性，不經(jīng)歷綜合與適配階段，在設(shè)計項目編輯編譯后即可進入門級仿真器進行模擬測試。反過來，設(shè)計者還可以容易地從綜合和優(yōu)化后的電路獲得設(shè)計信息，返回去更新VHDL的設(shè)計描述，使之更為完善。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口，除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法和一般的計算機高級語言十分相似。于是，對于采用B位的線性ADC系統(tǒng)，其濾波器的阻帶最小衰減通常應(yīng)該是 （221）其中B是ADC的位數(shù)，對于8位ADC可計算出a為50dB。等同波紋法是采用ParksMcClellan迭代方法來實現(xiàn)的。設(shè)計FIR濾波器常用的窗函數(shù)有:矩形窗函數(shù)、三角(Bartlett)窗函數(shù)、漢寧(Hanning)窗函數(shù)、海明(Hamming)窗函數(shù)、布萊克曼(Blackman)窗函數(shù)和凱塞(Kaiser)窗函數(shù)，具體性能指標(biāo)可參看表31。2)旁瓣的幅度下降的速率要快，以利于增加阻帶的衰減。復(fù)卷積給帶來過沖積波，所以加窗函數(shù)后，對濾波器的理想特性的影響有以下幾點:a)Hd()在截止頻率的間斷點變成了連續(xù)的曲線，使得H()出現(xiàn)了一個過渡帶，它的寬度等于窗函數(shù)的主瓣的寬度。如加海明窗的頻響曲線的通帶和阻帶特性比矩性窗好；窗口寬度N的階數(shù)高，也能提高濾波器頻響性能，但實時信號處理 M 為偶數(shù)時線性相位型濾波器結(jié)構(gòu) （210） （211） 網(wǎng)絡(luò)結(jié)構(gòu)如圖 同理，當(dāng) M 為奇數(shù)時，有 （212） M 為奇數(shù)時線性相位型濾波器結(jié)構(gòu) 頻率采樣型系統(tǒng)函數(shù)H(z)可以由單位圓上的樣本得到重建，樣本為M點脈沖響應(yīng)h(n)的M點DFT{H(k),0≤k≤M1}。對于M=5。 FIR 濾波器結(jié)構(gòu)FIR濾波器的構(gòu)成形式主要有直接型、級聯(lián)型、線性相位FIR濾波器和頻率采樣型等。，因而濾波器性能穩(wěn)定。為了驗證FIR濾波器的實際濾波效果，實際制作了一個實驗電路，進行了系統(tǒng)測試，對測試結(jié)果進行分析。本文通過VHDL和MATLABL軟件仿真實現(xiàn)壓電直線微電機控制系統(tǒng)中FIR低通數(shù)字濾波器，使設(shè)計達到最優(yōu)化。串行分布式算法其構(gòu)相對簡單，占用資源少，但是處理速度吞吐量很高。如果每一位的運算需要一個時鐘周期的話，則這乘法器完成一次運算就需要16個時鐘周期。第一種是采用單片機來實現(xiàn)，但單片機的處理速度比較慢。FPGA內(nèi)部的功能塊中的SRAM查找表構(gòu)成函數(shù)發(fā)生器，這種結(jié)構(gòu)特別適用于并行處理結(jié)構(gòu)，如分布式算法(DA)。DSP處理器實質(zhì)上是一種適用于數(shù)字信號處理的單片微處理主要特點是靈活性大，適應(yīng)性強，具有可編程功能，且處理速度較高。 國內(nèi)外研究的現(xiàn)狀數(shù)字信號處理器具有靈活性、高穩(wěn)定性、可靠性、集成度高等優(yōu)點，促使研究人員不斷對它進行研究和開發(fā)。 數(shù)值運算可以通過計算機編寫軟件來實現(xiàn)， 可以通過普通的硬件組合來實現(xiàn)， 也可以用專用的DSP芯片來實現(xiàn) 還可以通過VHDL 等硬件描述語言的設(shè)計。1 緒論 課題背景及目的在工程技術(shù)領(lǐng)域中幾乎都會涉及到信號的處理問題，數(shù)字濾波器在通訊、 雷達、 聲納、 遙感、 圖象處理和識別、 語言處理和識別 、地球物理資源考察、 人工智能 、核技術(shù)、 生物醫(yī)學(xué)工程等許多領(lǐng)域得到越來越廣泛的應(yīng)用。數(shù)字濾波是通過采用數(shù)值運算的方法來達到濾波目的的，通過一定的運算關(guān)系改變輸入信號所含的頻率成分的相對比例或濾除某些頻率成分，達到提取和加強信號中的有用成份、消弱無用的干擾成份的目的。FIR濾波器在數(shù)字信號處理中有著廣泛的應(yīng)用，因此，研究FRI的FPGA解決方案體現(xiàn)電子系統(tǒng)的微型化和單片化，將數(shù)字信號處理和FPGA的結(jié)合，無論是在理論研究上還是在如通訊、高清晰度電視、雷達、圖象處理、數(shù)字音頻等實際應(yīng)用上都有著美好的技術(shù)前景和巨大的實用價值的。其中，單片機速度較慢，集成電路雖然性能良好，但通常門限定的某一或某幾個特定功能而設(shè)計，靈活性差，軟件編程的通用數(shù)據(jù)處理芯片(如TMS320CXX)是目前應(yīng)用一種方法?，F(xiàn)在，可編程邏輯器件在密度、性能和功耗上都有顯著的進步，為數(shù)字信號處理開創(chuàng)了新的領(lǐng)域，使得構(gòu)造的數(shù)字信號處理系統(tǒng)能夠保持基于軟件的解決方案的靈活性，又能夠接近集成電路的性能。硬件實現(xiàn)是設(shè)計專門的數(shù)字濾波電路，如今FIR濾波器的硬件設(shè)計有多種實現(xiàn)方法。由于一個8X8位的乘法器輸出為16位，為得到正確的16位結(jié)果，串行輸入的二進制補碼數(shù)要進行符號位擴展，即將串行輸入的8位二進制補碼前補8個0(對正數(shù)或8個1(對負(fù)數(shù))后才輸入乘法器。分布式算法分為串行分布式算法、串并結(jié)合的分布式算法和并行分布式算法。在數(shù)字濾波器設(shè)計中，以往都是通過硬件電路來實現(xiàn)其功能，當(dāng)今計算機軟件技術(shù)不斷發(fā)展，應(yīng)用軟件能夠?qū)崿F(xiàn)數(shù)字濾波器的功能和時序仿真，因而直觀再現(xiàn)濾波器性能。第四章進行FIR濾波器的測試與驗證。 FIR濾波器的特點FIR濾波器相對于IIR濾波器的優(yōu)點與不足如下:優(yōu)點:。 以下簡要介紹其結(jié)構(gòu)原理和設(shè)計方案。 （24）其中K是等于,Bk,1和Bk,2是代表實數(shù)的各二階節(jié)系數(shù)。x(nk):延時k個抽頭的輸入信號。窗函數(shù)不同，窗口寬度不同，實際頻響會有較大區(qū)別。實際中的FIR濾波器的頻率特性是理想低通濾波器的幅度頻率特性和窗函數(shù)的幅度頻率特性的復(fù)卷積。為了滿足工程上的需要，可以通過改變窗函數(shù)的形狀來改善濾波器的頻率特性，而窗函數(shù)的選擇原則是:1)具有較低的旁瓣幅度，尤其是第一旁瓣的幅度。以上是從幅度頻率特性設(shè)計方面對窗函數(shù)提出的要求，實際中設(shè)計FIR濾波器往往要求是線性相位的，因此要求滿足線性相位的條件求滿足: (218)綜上所述，用窗函數(shù)設(shè)計FIR濾波器還有不盡人意之處，例如存在主瓣寬度與旁瓣波動等的矛盾。具有這種性質(zhì)的濾波器就稱為等同波紋濾波器，因為近似誤差在通帶和阻帶上都是均勻分布的。因此，濾波器應(yīng)該設(shè)計成奈奎斯特頻率以上的頻率分量衰減到ADC檢測不到的電平。有專家認(rèn)為，在新的世紀(jì)中，VHDL語言將承擔(dān)起大部分的數(shù)字系統(tǒng)設(shè)計任務(wù)。應(yīng)用EDA工具的邏輯優(yōu)化功能，可以自動地的把一個綜合后的設(shè)計變成一個更小、更高速的電路系統(tǒng)。功能仿真直接對VHDL、原理圖描述或其他描述形式的邏輯功能進行模擬測試，以了解其實現(xiàn)的功能是否滿足原設(shè)計的要求。通過設(shè)置上面的參數(shù)后可以簡單地計算出濾波器的參數(shù)，之后再對計算出的參數(shù)進行量化就可以得到一系列的整數(shù)，這樣就可以在FPGA中使用了。（3）信號的截止頻率fc=22kHz。按照前面濾波器的總體結(jié)構(gòu)框圖將該結(jié)構(gòu)濾波器分成三個典型的模塊。 濾波器的設(shè)計原理及硬件電路構(gòu)成一個FIR濾波器的輸出是由其過去和現(xiàn)在輸入值權(quán)重所決定的，且構(gòu)成因果關(guān)系的FIR濾波器對所有的離散時間k 0，以及時間k N（N是正整數(shù)），其脈沖響應(yīng)均為零，F(xiàn)IR濾波器的數(shù)學(xué)表達式可用差分方程來表示: （31） 其中: r 是FIR的濾波器的抽頭數(shù)；b（r）是第r級抽頭數(shù)（單位脈沖響應(yīng)）；x（nr）是延時r個抽頭的輸入信號。在VHDL代碼中,濾波器的系數(shù)被設(shè)置,類似存儲于程序存儲器中執(zhí)行。elseROMDATA(1) =“111111111111000001111”。 Ts=22us, fs=end loop。 （3）對正弦信號采樣程序 正弦信號T=2*pi=360176。line No. 26… … …“000000000100000000101”, sin(180176。 采樣時間的計算：由fs=，則Ts=1/ fs =22us，所以總時間T=22*100=2200us采樣子程序：for k in 0 to 99 loopfor j in 0 to 49 loopFSCLK =‘1’。FSCLK = ‘0’。end if。end if。2．結(jié)論：，輸入波形振幅 A=5062, 輸出為A=7813, 衰減20lg（5062/7813）=0，輸入波形與輸出波形相比,頻率幾乎無變化,達到低通功能，滿足設(shè)計要求。在現(xiàn)代電子系統(tǒng)中，F(xiàn)IR數(shù)字濾波器以其良好的線性特性被廣泛使用，隨著科技的日新月異，基于FPGA來設(shè)計電子電路己成為一種趨勢。致謝本文課題研究及撰寫工作是在王新老師的悉心指導(dǎo)下完成的。139。 wait for 11 us。end loop。line No. 26… … …“000000000100000000101”, sin(180176。d_in = sinv(j)。wait for 11 us。accumulation: process(fsclk)variable accu:signed(41 downto 0)。 D QCK QD QCK QD QCK QDINCLOCKKC1CnOUTOUT=D1*C1+D2*C2+…Dn*Cn