【正文】 （ 3— 12） 內(nèi)插后的信號頻譜為原始序列頻譜經(jīng) L 倍壓縮后得到的譜。零值內(nèi)插后為 ω（ m）。所謂 整數(shù)內(nèi)插是先在已知采樣序列 x(n) 的相鄰兩個樣點(diǎn)之間等間隔插入 L 1 個 0 值點(diǎn)，如圖 所示，然后進(jìn)行低通濾波，即可求得 L 倍內(nèi)插的結(jié)果。本設(shè)計(jì)中主要用到有關(guān)內(nèi)插的，因此下面將分別 對數(shù)字變頻中多速率濾波器組中常用的 CIC 濾波器、半帶濾波器以及多速率 FIR 濾波器這幾種高效數(shù)字濾波器進(jìn)行介紹和分析。實(shí)現(xiàn)采樣率的轉(zhuǎn)換 (插值和抽取 )的關(guān)鍵問題是如何保證實(shí)現(xiàn)插值或抽取后，信號所包含的信息不發(fā)生失真。 所謂多速率數(shù)字信號處理是指改變信號的采樣率，包括抽取和內(nèi)插兩種情況。 多速率信號處理是軟件無線電系統(tǒng)中的基礎(chǔ)理論，它通過內(nèi)插和抽取改變數(shù)字信號的速率，以適應(yīng)軟件無線電系統(tǒng)中不同模塊對信號速率的不同要求，是數(shù)字下變頻和數(shù)字上變頻的 重要技術(shù)。但是隨著采樣速率的提高帶來一個問題就是采樣后的數(shù)據(jù)流速率很高，導(dǎo)致后續(xù)的信號處理速度跟不上，所以對 A/D 處理后的數(shù)據(jù)流進(jìn)行降速處理或叫二次采樣是完全必要的。 多速率信號處理 多速率信號處理理論 在軟件無線電系統(tǒng)中，采樣定理的應(yīng)用大大降低了所需的射頻或中頻采樣速率，為 桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 10 頁 共 38 頁 后面的信號實(shí)時處理奠定了基礎(chǔ)。這種近似的處理辦法相當(dāng) 簡單，但效果不佳，只適于數(shù)字調(diào)制方式或基帶信號帶寬很窄、對信號精度要求小高的場合。另一種是嚴(yán)格的插值濾波法。所以，在進(jìn)行正交調(diào)制之前必須對基帶數(shù)字信號進(jìn)行插值濾波，提高其數(shù)據(jù)速率。而作為載波的 DDS 輸出波形，其頻率相對較高。數(shù)字上變頻器的基本工作原理是：首先將量化后的基帶信號通過脈沖成形濾波器進(jìn)行處理，以適應(yīng)帶限信道和消除碼間串?dāng)_ (ISI)，然后通過插值濾波器處理提高采樣率，最后與正交載波進(jìn)行數(shù)字混頻， 按照通信調(diào)制基本理論，上變頻需要將調(diào)制好的信號從基帶頻率搬移到射頻頻率。在處理速度這個問題上，可以通過利用規(guī)模換速度和采用優(yōu)化算法兩種手段提高系統(tǒng)處理速度；總的說來，性能的提高是以資源的消耗為代價(jià)的。要提高 DUC 的性能，就要加寬運(yùn)算字長，但字長不可能無限加寬，這就需要在 DUC 性能和硬件資源開銷之間作一個折衷。 從數(shù)字上變頻原理可以看出，影響數(shù)字 上 變頻器性能的主要因素有五個： （ 1） 數(shù)控本振所產(chǎn)生的正交本振信號的頻譜 純度； （ 2） 數(shù)字混頻器的運(yùn)算精度； （ 3） 各種濾波器的運(yùn)算精度 (包括二進(jìn)制表示的濾波器系數(shù)的精度 )； （ 4） 濾波器的階數(shù)； （ 5） 數(shù)字變頻器的系統(tǒng)處理速度。但與模擬上變頻相比，)s i n()()c os ()(])(R e [)( nwnQnwnIenxnx cjwab c ??? 桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 9 頁 共 38 頁 數(shù)字上變頻器的運(yùn)算速度受硬件電路處理能力的限制，其運(yùn)算速度決定了 DDC 的最高輸入信號數(shù)據(jù)率，相應(yīng)的也限定了 ADC 的最高采樣速率。將該式進(jìn)行數(shù)字化，引入滿足采樣定理的采樣周期 T，則可以寫為： ( ) ( ) cj nTbax nT x nT e ?? （ 3— 8） 簡寫為： ( ) ( ) cj n Tbax n x n e ?? （ 3— 9） 因?yàn)?xa(n)一般為復(fù)信號，有下式： ()axn= ( ) ( )I n jQ n? ， 通常上變頻后的信號只需要取其實(shí)數(shù)部分就足夠了，即 （ 3— 10） 由上式則可得到上變頻的原理框圖如下： 圖 數(shù)字上變頻原理框圖 影響數(shù)字上變頻性能的主要因素 模擬上變頻器中，模擬混頻器的非線性和模擬本地振蕩器的頻率穩(wěn)定度、邊帶、相位噪聲、溫度漂移、轉(zhuǎn)換速 率等都是人們最關(guān)心和難以徹底解決的問題。從以上分析可以看出，一個實(shí)的窄帶信號既可用解析信號 z(t)表示，也可用其基帶信號 (零中頻信號 ) ()bzt來表示。將上式乘以 cjte?? ，把載頻下移 ωc，得到基帶信號 (或稱為零中頻信號 )，記為 ()bzt，有： ( ) ( ) cjtbz t a t e ?? 1 ( )[ ( )] xH x t dt ? ???????? ?? 桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 8 頁 共 38 頁 ( ) ( ) c os ( ) ( ) sin ( )bz t a t t ja t t???? ( ) ( )I t jQ t?? （ 3— 6） 其中 ( ) ( ) cos ( )I t a t t?? ， )(sin)()( ttatQ ?? ， 分別稱為基帶信號的同相分量和正交分量。一個實(shí)信號的解析表示 (正交分解 )在信號處理中有著極其重要的作用，是軟件無線電的基礎(chǔ)理論之一，從解析信號中很容易獲得信號的三個特征參數(shù)：瞬時幅度、瞬時相位和瞬時頻率，而這三個特征參數(shù)是信號分析、參數(shù)測量或識別解調(diào)的基礎(chǔ) 。如只取原實(shí)信號的正頻部分 z(t)(由于 z(t)只含有正頻分量，故 z(t)為復(fù)信號 )，那么就把 z(t)做 x(t)的解析表示，即： ( ) ( ) [( )]z t x t jH t?? （ 3— 1） 其中 H[x(t)]叫做信號 x(t)的 Hilbert 變換。 數(shù)字上變頻原理概述 數(shù)字混頻 正交變換 任何物理可實(shí)現(xiàn)的信號都是實(shí)信號，實(shí)信號的頻譜具有共軛對稱性，即正負(fù)頻率幅度分量是對稱的，而其相位分量正好相反。 本設(shè)計(jì)中主要運(yùn)用了 中的 VerliogHDL 語言來編寫各模塊程序，再通過原理圖連接，其中利用了 Matlab20xx 的輔助，最后通過 進(jìn)行仿真，具體內(nèi)容步驟在下文將做出詳細(xì)介紹。此外仿真的方法還有利用 matlab 軟件與 EDA 軟件進(jìn)行的聯(lián)合仿 真。 （ 2）測試平臺法：為設(shè)計(jì)模塊專門設(shè)計(jì)的仿真程序，可以實(shí)現(xiàn)對被測模塊自動輸入 桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 7 頁 共 38 頁 測試矢量，并通過波形輸出文件記錄輸出，便于將仿真結(jié)果記錄歸檔和比較。在本設(shè)計(jì)中我采用的是 Altera公司的 。還有 Altera 公司的 支持最新的 cycloneII 系列器件的整個設(shè)計(jì)流程。 對于設(shè)計(jì)軟件，一般是每個 FPGA 提供商就有一套專門設(shè)計(jì)用的軟件?，F(xiàn)在主要流行的方式是用硬件描述語言設(shè)計(jì)（ VHDL 或 Verilog HDL），而其中在亞洲許多國家和美國主要利用 Verilog HDL 語言設(shè)計(jì)， VHDL 多是在歐洲和其它地區(qū)使用。FPGA 的開發(fā)流程一般如圖 2一 2 所示，包括電路設(shè)計(jì)、設(shè)計(jì)輸入、功能仿真、綜合優(yōu)化、綜合后仿真、實(shí)現(xiàn)與布局布線、時序仿真與驗(yàn)證、板級仿真與驗(yàn)證，以及芯片編程與調(diào)試 桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 6 頁 共 38 頁 設(shè)計(jì)描述 生產(chǎn) 設(shè)計(jì)輸入 設(shè)計(jì)編輯 器件編程 延時確認(rèn) 設(shè)計(jì)修改 功能仿真 在線確認(rèn) 等主要步驟。 目前絕大部分 FPGA 都采用查找表（ Look Up Table， LUT）技術(shù)，如 Altera 的 ACEX、 APEX、 Cyclone、 Stratix 系列， Xilinx 的 Spartan、 Virtex 系列等。其實(shí)布線資源的優(yōu)化與使用和實(shí)現(xiàn)結(jié)果有直接關(guān)系。布線資源的劃分：一，全局性的專用布線資源：以完成器件內(nèi)部的全局時鐘和全局復(fù)位 /置位的布線；二，長線資源：用以完成器件 Bank 間的一些高速信號和一些第二全局時鐘信號的布線；三，短線資源：用來完成基本邏輯單元間的邏輯互連與布線；還有其他在邏輯單元內(nèi)部還有著各種布線資源和專用時鐘、復(fù)位等控制信號線。 除了塊RAM， Xilinx 和 Lattice 的 FPGA 還可以靈活地將 LUT 配置成 RAM、 ROM、 FIFO 等存儲結(jié)構(gòu)。寫入 CAM 的數(shù)據(jù)會和其內(nèi)部存儲的每一個數(shù)據(jù)進(jìn)行比較，并返回與端口數(shù)據(jù)相同的所有內(nèi)部數(shù)據(jù)的地址。嵌入式塊 RAM 可以配置為單端口 RAM、雙端口RAM、偽雙端口 RAM、 CAM、 FIFO 等存儲結(jié)構(gòu)。由于 FPGA 內(nèi)部除了基本可編程邏輯單元外，還有嵌入式的 RAM、 PLL 或者是 DLL，專用的Hard IP Core 等，這些模塊也能等效出一定規(guī)模的系統(tǒng)門，所以簡單科學(xué)的方法是用器件 的 Register 或 LUT 的數(shù)量衡量。一般來說，比較經(jīng)典的基本可編程單元的配置是一個寄存器加一個查找表，但不同廠商的寄存器和查找表的內(nèi)部結(jié)構(gòu)有一定的差異，而且寄存器和查找表的組合模式也不同。 FPGA 內(nèi)部寄存器可配置為帶同步 /異步復(fù) 位和置位、時鐘使能的觸發(fā)器，也可以配置成為鎖存器。具體介紹如下： （ 1）可編程輸入 /輸出單元（ I/O 單元） 目前大多數(shù) FPGA 的 I/O 單元被設(shè)計(jì)為可編程模式，即通過軟件的靈活配置，可適應(yīng)不同的電器標(biāo)準(zhǔn)與 I/O 物理特性；可以調(diào)整匹配阻抗特性，上下拉電阻；可以調(diào)整輸出驅(qū)動電流的大小等。盡管這些 FPGA 的具體結(jié)構(gòu)和性能指標(biāo)各有特色，但它們都有一個共同之處，即由邏輯功能塊排成陣列，并由可編程的互連資源連接這些邏輯功能塊，從而實(shí)現(xiàn)不同的設(shè)計(jì)。目前， FPGA 在通信、數(shù)據(jù)處理、網(wǎng)絡(luò)、儀器、工業(yè)控制、軍事和航空航天等眾多領(lǐng)域已經(jīng)得到了廣泛的應(yīng)用。 最后， FPGA（一次性編程的除外）技術(shù)無需編程器和較高的編程電壓，打破了先編程后裝配的慣例，形成產(chǎn)品后還可以在系統(tǒng)內(nèi)反復(fù)編程，可以快速有效地設(shè)計(jì)開發(fā)，加快系統(tǒng)預(yù)制及器件功能升級，減少電路走線，大大減少設(shè)計(jì)時間，縮短開發(fā)周期。而且對幾種不同功能的邏輯電路可以采用相同的硬件電路，這也減少了許多硬件設(shè)計(jì)的工作量。 首先，它使硬件的設(shè)計(jì)工作更加簡單方便了。以 FPGA 為代表的數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)正朝著 低功耗，高頻率、高靈活性的方向發(fā)展。 FPGA 具有靜態(tài)可重復(fù)編程或在線動態(tài)重構(gòu)特性，使硬件的功能可 像 軟件一樣通過編程來修改，不僅使設(shè)計(jì)修改和產(chǎn)品升級變得十分方便，而且 極大地提高了電子系統(tǒng)的靈活性和通用能力。 桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 4 頁 共 38 頁 2 FPGA 系統(tǒng)設(shè)計(jì)基礎(chǔ) FPGA 簡介 FPGA(Field Programmable Gate Array)即現(xiàn)場可編程門陣列，它是在 PAL、 GAL、EPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。能夠通過上變頻器完成頻譜的搬移。 利用 FPGA 設(shè)計(jì)固定參數(shù)的上變頻器，提出結(jié)構(gòu)框圖， 對所設(shè)計(jì)的原理圖進(jìn)行仿真并計(jì)算，分析仿真結(jié)果； 反復(fù)對各模塊進(jìn)行改進(jìn)， 對所設(shè)計(jì)的變頻器參數(shù)進(jìn)行修正， 以求仿真波形最佳 。 （ 3）學(xué)習(xí)并能夠熟練使用 EDA 工具完成設(shè)計(jì)流程 ， 采用 verilog 語言，自行編寫各關(guān)鍵功能模塊的硬件描述語言程序。 （ 1）首先要理解數(shù)字上變頻的基本原理，了解通信原理的相關(guān)知識。 具體實(shí)施起來應(yīng)該先了解 通信原理的相關(guān)知識，仿真軟件的應(yīng)用，變頻器的原理及設(shè)計(jì)方法 ， 利用 FPGA 設(shè)計(jì)固定參數(shù)的上變頻器，提出結(jié)構(gòu)框圖，對所設(shè)計(jì)的原理圖進(jìn)行仿真并計(jì)算，分析仿真結(jié)果多所設(shè)計(jì)變頻器參數(shù)進(jìn)行修正，使之符合要求，最后對上變頻器的仿真、調(diào)試與完善并測試該變頻器的 性能指標(biāo)?！皵?shù)字上下變頻”在軟件無線電中的意義已不再僅僅是簡單的上下變頻概念了。這些器件都具有較優(yōu)異的性能參數(shù)和較強(qiáng)的功能。AD 公司的 AD6620, AD6624。目前，最著名、產(chǎn)品應(yīng)用最廣泛的公司有美國的 Harris(1999 更名為 Intersil公司 )、 AD公司和 Graychip等公司。因此，數(shù)字上下變頻技術(shù)己經(jīng)成為軟件無線電接收機(jī)的核心技術(shù)之一，通用數(shù)字上下變頻器也被越來越廣泛的應(yīng)用到各種軍、 桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 3 頁 共 38 頁 民用無線通信設(shè)備以及電子戰(zhàn)、雷達(dá)和信息化家電等領(lǐng)域。數(shù)字上變頻 (Digital Up ConverterDUC )與下變頻是相對應(yīng)的過程， DSP 處理后的基帶數(shù)字信號經(jīng)過內(nèi)插、濾波和上變頻后，將信號傳給 DAC 來完成后續(xù)的模擬處理環(huán) 節(jié)。在目前大多數(shù)軟件無線電接收機(jī)中，一般先經(jīng)模擬下變頻 至適當(dāng)中頻，然后在中頻用 ADC 數(shù)字化后輸出高速數(shù)字中頻信號，再經(jīng)數(shù)字下變頻器 (Digital D