【正文】 圖 CIC 插值濾波器模塊 其中 clk 為系統(tǒng)時鐘頻率 20MHz， clk_div 是 5 MHz， rst 是同步復(fù)位信號。在 Matlab 得到濾波器系數(shù)，并可得到階數(shù)為 38，實際系數(shù)為 39 的低通濾波器系數(shù)。將正、余弦波形的量化數(shù)據(jù)存儲于波形查詢表 ROM 中，即可完成正、余弦波發(fā)生的功能。 圖 數(shù)字上變頻原理圖 下面介紹各個模塊的主要設(shè)計步驟和內(nèi)容。余弦信 號波形在一個周期內(nèi)相位幅度的變化關(guān)系可以用圖 中的相位圓表示，每一個點對應(yīng)一個特定的幅度值。 也就是說信號是可以恢復(fù)的。單級梳狀濾波器的差分方程為 : y(n) = x(n)x(nRM) （ 3— 15） 其 Z 域上的傳遞函數(shù)為 : RMC zH ??? 1z）（ （ 3— 16） 單級梳狀濾波器的基本結(jié)構(gòu)如圖 （ b）所示。 圖 完整的 I 倍內(nèi)插器方框圖 高效數(shù)字濾波器 所謂濾波就是從連續(xù) (或離散 )輸入數(shù)據(jù)中濾除噪聲和干擾以提取有用信息的過程，它不但是軟件無線電系統(tǒng)的基礎(chǔ)，也是整個數(shù)字信號處理的基礎(chǔ)理論。本節(jié)主要介紹多速率信號處理的基本知識和操作，并總結(jié)在數(shù)字通信系統(tǒng)中采用多速率信號處理所帶來的好處。 數(shù)字上變頻的基本原理 上變頻是 將具有一定頻率的輸入信號，改換成具有更高頻率的輸出信號 。即 （ 3— 2） 由于 Hilbert 變換是正交變換，所以解析信號 z(t)的實部和虛部是正交的。而對于設(shè)計工具來說，這兩種語言都是支持的，并且綜合出來的模塊也是可以混合利用的。 （ 3）嵌入式塊 RAM 目前大多數(shù) FPGA 都有內(nèi)嵌的塊 RAM。因為電路的邏輯功能可以由編程數(shù)據(jù)設(shè)定，而且能在線裝入和修改，所以硬件的設(shè)計和安裝完全可以一次完成，這樣就節(jié)省了修改硬件電路耗費的 人力和物力。 本課題的工作流程如下安排， 后續(xù)章節(jié)將圍繞該設(shè)計步驟順序?qū)Ρ敬握n題研究進行詳細敘述。在現(xiàn)階段，由于受各種關(guān)鍵器件，特別是受 ADC/DAC(模數(shù)、數(shù)模變換器 )采樣速率、工作帶寬和通用 DSP 器件處理速度的限制，數(shù)字中頻軟件無線電正成為理想軟件無線電的一種經(jīng)濟、適用的折中選擇。 理論上，在軟件無線電系統(tǒng)發(fā)送端，將已調(diào)制好的基帶信號通過脈沖成型濾波進行整形、采樣抽取等，并經(jīng)過插值濾波來提高采樣速率，之后 與本地的數(shù)控正交振蕩器混頻，得到 I/Q正交信號 ，進行數(shù)字混頻后，再經(jīng)過數(shù)模轉(zhuǎn)換（ DAC）后轉(zhuǎn)換成直接中頻輸出。 畢業(yè)設(shè)計 (論 文 )說 明 書 題 目： 基于 FPGA 的數(shù)字上變頻設(shè)計 院 （系）： 信息與通信學(xué)院 題目類型： 理論研究 實驗研究 工程設(shè)計 工程技術(shù)研究 軟件開發(fā) √ 桂林電子科技大學(xué)畢業(yè)設(shè)計（論文）報告用紙 第 1 頁 共 4 頁 摘 要 數(shù)字變頻技術(shù)在軟件無線電和各類數(shù)字化發(fā)射接收機中得到了廣泛應(yīng)用。 現(xiàn)場可編程門陣列（ FPGA）具有功能強大，開發(fā)過程投資小、周期短，可反復(fù)編程修改，保密性能好，開發(fā)工具智能化等特點，正好充分發(fā)揮了軟件無線電可編程能力強，易于升級的特點。在目前大多數(shù)軟件無線電接收機中，一般先經(jīng)模擬下變頻 至適當(dāng)中頻，然后在中頻用 ADC 數(shù)字化后輸出高速數(shù)字中頻信號，再經(jīng)數(shù)字下變頻器 (Digital Down ConverterDDC)的變頻、抽取和低通濾波處理之后變?yōu)榈退俚幕鶐盘?，最后將基帶信號送給通用 DSP 器件作后續(xù)的解調(diào)、解碼、抗干擾、抗衰落、自適應(yīng)均衡等處理。 （ 1）首先要理解數(shù)字上變頻的基本原理，了解通信原理的相關(guān)知識。而且對幾種不同功能的邏輯電路可以采用相同的硬件電路，這也減少了許多硬件設(shè)計的工作量。嵌入式塊 RAM 可以配置為單端口 RAM、雙端口RAM、偽雙端口 RAM、 CAM、 FIFO 等存儲結(jié)構(gòu)。 對于設(shè)計軟件，一般是每個 FPGA 提供商就有一套專門設(shè)計用的軟件。一個實信號的解析表示 (正交分解 )在信號處理中有著極其重要的作用，是軟件無線電的基礎(chǔ)理論之一，從解析信號中很容易獲得信號的三個特征參數(shù)：瞬時幅度、瞬時相位和瞬時頻率，而這三個特征參數(shù)是信號分析、參數(shù)測量或識別解調(diào)的基礎(chǔ) 。數(shù)字上變頻器的基本工作原理是：首先將量化后的基帶信號通過脈沖成形濾波器進行處理，以適應(yīng)帶限信道和消除碼間串?dāng)_ (ISI)，然后通過插值濾波器處理提高采樣率，最后與正交載波進行數(shù)字混頻， 按照通信調(diào)制基本理論，上變頻需要將調(diào)制好的信號從基帶頻率搬移到射頻頻率。 所謂多速率數(shù)字信號處理是指改變信號的采樣率，包括抽取和內(nèi)插兩種情況。濾波器性能的好壞將直接影響系統(tǒng)處理的效果和其實 時處理的能力。 圖 CIC 濾波器的基本單元 11 1 1z ??? zH ）（ 桂林電子科技大學(xué)畢業(yè)設(shè)計（論文）報告用紙 第 13 頁 共 38 頁 圖 CIC濾波器的幅頻特性 由圖 ， 單級 CIC濾波器的旁瓣電平比較大，只比主瓣低 dB，說明阻帶衰減很差，一般很難滿足實用要求。 但同時要注意的是，由半帶濾波器的頻率特性己知，它要求： 桂林電子科技大學(xué)畢業(yè)設(shè)計（論文）報告用紙 第 15 頁 共 38 頁 Fs= fs/2Fp （ 3— 20） 因此當(dāng)信號通帶 Fp 很小時，這種過渡帶對于多級濾波器的最后一級來說往往過大，不能滿足濾波特性的總體要求，因此不適合用做多級抽取濾波器的最后一級，即后級濾波器必須有其他類型的 FIR 濾波器。一個 N 位的相位累加器對應(yīng)著圓上 2N 個相位點，其相位分辨率為 N2/2???? 。 DDS 設(shè)計 本次設(shè)計是采用查表法實現(xiàn)數(shù)控振蕩器的。 根據(jù) 0 /2Ncf K f?? ，設(shè)置載波頻率控制字為 20xx00000，基帶信號頻率 控制字為20xx00，而時鐘頻率設(shè)為 20MHz，又 N=32，可知載波頻率為 1M，基帶信號頻率為 10K。 我們可以 從 Matlab 算出 一組濾波器 系數(shù) h(n)。 混頻器設(shè)計 本次設(shè)計中為方便簡單，主要是調(diào)用 IP 核中的乘法器，具體步驟如下列組圖所示。 生成單元如圖 所示。 在 Matlab 中我們按照指標來進行設(shè)計模型，如下圖所示。 圖 DDS 原理圖 正弦查找表 數(shù)據(jù)存儲器 (ROM)實質(zhì)是一個相位 /幅度轉(zhuǎn)換電路， ROM 中存儲二進制碼表示所需合成信號的相位 /幅度值，相位寄存器每尋址一次 ROM，就輸出一個相對應(yīng)的信號相位/幅度值。數(shù)字上變頻的實現(xiàn)過程的框圖如圖 所示，其中，半帶濾波器和 CIC 濾波器組成內(nèi)插濾波器。 波形存儲器所儲存的幅度值與余弦信號有關(guān)。 將半帶濾波器用于 2倍抽取時，過渡帶中是存在混疊的，但通帶中沒有混疊。 M可以是任意的整數(shù)，但是在實際應(yīng)用中，一般取值 1 或 2。 桂林電子科技大學(xué)畢業(yè)設(shè)計（論文）報告用紙 第 11 頁 共 38 頁 圖 信號內(nèi)插前后波形及其頻譜 一個完整的 I 倍內(nèi)插器的結(jié)構(gòu)框圖如下圖 所示。 多速率信號處理是軟件無線電系統(tǒng)中的基礎(chǔ)理論，它通過內(nèi)插和抽取改變數(shù)字信號的速率，以適應(yīng)軟件無線電系統(tǒng)中不同模塊對信號速率的不同要求，是數(shù)字下變頻和數(shù)字上變頻的 重要技術(shù)。在處理速度這個問題上，可以通過利用規(guī)模換速度和采用優(yōu)化算法兩種手段提高系統(tǒng)處理速度；總的說來，性能的提高是以資源的消耗為代價的。如只取原實信號的正頻部分 z(t)(由于 z(t)只含有正頻分量，故 z(t)為復(fù)信號 )，那么就把 z(t)做 x(t)的解析表示，即： ( ) ( ) [( )]z t x t jH t?? （ 3— 1） 其中 H[x(t)]叫做信號 x(t)的 Hilbert 變換?，F(xiàn)在主要流行的方式是用硬件描述語言設(shè)計（ VHDL 或 Verilog HDL），而其中在亞洲許多國家和美國主要利用 Verilog HDL 語言設(shè)計， VHDL 多是在歐洲和其它地區(qū)使用。由于 FPGA 內(nèi)部除了基本可編程邏輯單元外，還有嵌入式的 RAM、 PLL 或者是 DLL，專用的Hard IP Core 等，這些模塊也能等效出一定規(guī)模的系統(tǒng)門，所以簡單科學(xué)的方法是用器件 的 Register 或 LUT 的數(shù)量衡量。 首先，它使硬件的設(shè)計工作更加簡單方便了。 具體實施起來應(yīng)該先了解 通信原理的相關(guān)知識，仿真軟件的應(yīng)用，變頻器的原理及設(shè)計方法 ， 利用 FPGA 設(shè)計固定參數(shù)的上變頻器，提出結(jié)構(gòu)框圖，對所設(shè)計的原理圖進行仿真并計算，分析仿真結(jié)果多所設(shè)計變頻器參數(shù)進行修正，使之符合要求，最后對上變頻器的仿真、調(diào)試與完善并測試該變頻器的 性能指標。 軟件無線電的核心思想是對天線感應(yīng)的射頻模擬信號盡可能的直接數(shù)字化，將其變換為適合 DSP 器件或計算機處理的數(shù)據(jù)流，然后通過軟件來完成各種功能。 上變頻是 將具有一定頻率的輸入信號，改換成具有更高頻率的輸出信號 。由于數(shù)字信號處理器（ DSP）的處理速度有限，往往難以對 A/D 采樣得到的高速率數(shù)字信號直接進行各種類別的實時處理。用 FPGA 實現(xiàn)數(shù)字上變頻器的設(shè)計，不僅降低了產(chǎn)品成本，減小了設(shè)備體積，滿足了系統(tǒng)的需要，而且比專用芯片具有更大的靈活性和可控性。這樣大大降低了對 ADC 和 DSP 器件性能的要求，便于實現(xiàn)和降低成本。 （ 2）然后 確定上變頻器的總體實現(xiàn)方案，深入學(xué)習(xí)并掌握仿真軟件的應(yīng)用，功能和實際實現(xiàn)方法，并思考如何用軟件來實現(xiàn)頻譜搬移的功能。 其次，在調(diào)試過程中通過寫入編程數(shù)據(jù)很容易將電路設(shè)置成各種便于調(diào)試的狀態(tài)，對電路進行測試，這比通過直接設(shè)置硬件電路的狀態(tài)要方便得多。 CAM，即為內(nèi)容地址存儲器。例如 xilinx公司針對自己產(chǎn)品的 ISE 設(shè)計軟件，該軟件也包含仿真、綜合、時序分析等全部功能。 對于一個實的窄帶信號： ( ) ( ) c o s[ ( ) ( ) ]cx t a t t t???? （ 3— 3） 所以窄帶信號的解析表示為： ( ) c o s[ ( ) ( ) ] ( ) sin [ ( ) ( ) ]ccz t t t ja t t t? ? ? ?? ? ? ? （ 3— 4） 用極坐標形式可以表示為： [ ( )]( ) ( ) cj t tz t a t e ???? ()() cjt jta t e e? ?? （ 3— 5） 式中 cjte? 稱為信號的載頻分量，它作為信息載體不含有用信息。對于基帶信號，其帶寬般較 窄，因此在很多應(yīng)用場合中都是根據(jù) Nyquist 采樣定理，再結(jié)合工程實際，采用 — 4 倍的基帶信號最高頻率進行采樣。使信號采樣率降低的轉(zhuǎn)換，稱為抽??；使信號采樣率升高的轉(zhuǎn)換，稱為內(nèi)插。數(shù)字濾波器可以用兩種形式來實現(xiàn)，即有限沖激響應(yīng)濾波器 FIR 和無限沖激響應(yīng)濾波器 IIR,由于 FIR 濾波器相對于 IIR濾波器有許多獨特的優(yōu)越性，如線性相位、穩(wěn)定性好等特點，所以在本系統(tǒng)設(shè)計中主要采用 FIR 濾波器進行處理。為了降低旁瓣電 平，可以采用多級 CIC濾波器級聯(lián)的辦法來解決。對于后級 FIR 濾波器來講，信號經(jīng)過前級的 CIC、半帶濾波抽取后，采樣速率相對來講己經(jīng)非常低了，所以在一定的處理時鐘下，就可以采用更高階的一般頻率特性的 FIR 濾波器，使其通帶波動、過渡帶 寬、阻帶衰減等性能指標能夠設(shè)計得更高，從而滿足濾波特性的總體要求。若 N=4，則共有16