集成電路原理與設(shè)計(jì)重點(diǎn)內(nèi)容總結(jié)-文庫吧資料
2025-07-01 19:07本頁面
【正文】 開關(guān)活動(dòng)因子有關(guān)，因?yàn)橹挥挟?dāng)輸出節(jié)點(diǎn)出現(xiàn)從0到1的邏輯轉(zhuǎn)換時(shí)才從電源吸取能量。優(yōu)化的布局布線可以縮短連線路徑減小連線的寄生電容。因此對(duì)電源電壓的選擇有一個(gè)綜合考慮。減小負(fù)載電容是降低動(dòng)態(tài)功耗的重要途徑。但是對(duì)于一定的工藝水平，MOS管的閾值電壓有確定的值。但是由于各種泄漏電流的存在，使得實(shí)際CMOS電路的靜態(tài)功耗不為零。在輸入信號(hào)上升或下降過程中，在VTNVinVDD+VTP范圍內(nèi)將使NMOS管和PMOS管都導(dǎo)通，出現(xiàn)從電源到低的直流導(dǎo)通電流，引起開關(guān)過程中附加的短路功耗。動(dòng)態(tài)電路的優(yōu)缺點(diǎn)：(P264265)CMOS邏輯電路的功耗：(P277)分類：動(dòng)態(tài)功耗、開關(guān)過程中的短路功耗和靜態(tài)功耗。當(dāng)時(shí)，若A=B=1，則M1,M2和MN1構(gòu)成的下拉通路導(dǎo)通，使V1放電到低電平，反相后輸出為高電平。增加一級(jí)反相器，使多米諾電路實(shí)現(xiàn)的是不帶“非”的邏輯。多米諾CMOS電路的工作原理：(P269270)多米諾CMOS電路由一級(jí)預(yù)充求值的動(dòng)態(tài)邏輯門加一級(jí)靜態(tài)CMOS反相器構(gòu)成。若則形成下拉的導(dǎo)通通路，使輸出下降到低電平；否則和中至少有一個(gè)管子截止，輸出保持高電平。解釋預(yù)充求值動(dòng)態(tài)CMOS與非門的工作原理:工作原理：當(dāng)時(shí)電路處于預(yù)充階段，導(dǎo)通對(duì)輸出節(jié)點(diǎn)電容充電，由于截止，下拉通路斷開，使輸出電平達(dá)到高電平。NMOS傳輸管在傳輸?shù)碗娖綍r(shí)可達(dá)到0，而傳輸高電平時(shí)最高只能達(dá)到VDDVTN ，也就是說NMOS傳輸高電平有閾值損失。傳輸電平無閾值損失。對(duì)于源、漏極不固定，可以雙向傳送信號(hào)的MOS晶體管叫做傳輸管（pass transistor）或傳輸門（Transmission Gate，簡稱TG）。CMOS傳輸門及特點(diǎn)：(P253254)CMOS傳輸門：MOS晶體管的源、漏區(qū)是完全對(duì)稱的結(jié)構(gòu)，因此MOS晶體管的源、漏極可以互換。缺點(diǎn)：是有比電路達(dá)不到最大邏輯擺幅，有較大的靜態(tài)功耗，由于要求Kr1,類NMOS電路上升時(shí)間長（類PMOS電路下降時(shí)間長）。（串或并與） 但最終實(shí)現(xiàn)是帶非的邏輯功能。畫出用靜態(tài)CMOS兩輸入或非門的晶體管級(jí)電路圖和版圖:復(fù)雜邏輯門的口訣：(P245) NMOS下拉網(wǎng)絡(luò)：NMOS管串聯(lián)實(shí)現(xiàn)與操作，并聯(lián)實(shí)現(xiàn)或操作。根據(jù)等效反相器分析，或非門上升時(shí)間根據(jù)，CL=1pF，VDD=5V，αP=VTP/VDD=，可得到KPeff=104A/V2或非門的下降時(shí)間根據(jù)，CL=1pF，VDD=5V，αN=VTN/VDD=，可得到KNeff=104A/V2由于或非門中2個(gè)PMOS管串聯(lián)對(duì)負(fù)載電容充電，因此要求KP1=KP2=2KPeff=104A/V2考慮最壞情況下只有一個(gè)NMOS管導(dǎo)通對(duì)負(fù)載電容放電，要滿足下降時(shí)間要求，則有KN1=KN2=KNeff=104A/V2取 LN=LP=則有 WP1=WP2= WN1=WN2=如果是設(shè)計(jì)一個(gè)兩輸入與非門，則在同樣性能要求和同樣參數(shù)下，得到WP1=WP2=， WN1=WN2=。=120106A/V2，KP39。另外，CMOS電路有全電源電壓的邏輯擺幅，可以在低電壓下工作，因而更適合于深亞微米技術(shù)發(fā)展的要求。CMOS電路相對(duì)NMOS電路有很多優(yōu)點(diǎn)，特別是CMOS電路低功耗的優(yōu)點(diǎn)對(duì)提高集成密度非常有利。NMOS反相器轉(zhuǎn)變區(qū)增益有限，噪聲容限小。從瞬態(tài)特性看，由于NMOS反相器是有比反相器，為了保證低電平合格，要求參數(shù)Krl，從而使負(fù)載元件提供的充電電流很小，造成電路的上升時(shí)間遠(yuǎn)大于下降時(shí)間，成為限制速度的主要因素。從直流特性看，由于NMOS反相器中的負(fù)載元件是常導(dǎo)通的，因此輸出低電平?jīng)Q定于電路的分壓比，是有比反相器，達(dá)不到最大邏輯擺幅，而且有較大的靜態(tài)功耗。VDD=5V，VTN=，VTP=。tpHL輸出從低向高轉(zhuǎn)換的傳輸延遲時(shí)間：從輸入信號(hào)下降邊的50%到輸出信號(hào)上升邊的50%所經(jīng)過的延遲時(shí)間。直流噪聲容限： 允許的輸入電平變化范圍。最大邏輯擺幅，且輸出擺幅與p、n管W/L無關(guān)（無比電路）。n管導(dǎo)通，p管截止222。p管導(dǎo)通，n管截止222。第四章 數(shù)字集成電路的基本單元電路CMOS反向器：構(gòu)成： CMOS反相器的電路構(gòu)成，是由一個(gè)增強(qiáng)型n溝MOS管作為輸入管和由一個(gè)增強(qiáng)型p溝MOS管作為負(fù)載管，且兩柵極短接作為輸入端，兩漏極短接作為輸出端，N管源極接地，P管源極接電源電壓VDD，這就構(gòu)成了兩管功能上的互補(bǔ)
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號(hào)-1