集成電路分析與設計-文庫吧資料
2025-03-08 05:55本頁面
【正文】 CVD： SiCl4+2H2Si+4HCl↑ （ 熱壁工藝 ） MOCVD： AsH3+Ga(CH3)3GaAs+3CH4（反應物為金屬有機化合物， 冷壁工藝 ） MBE： 超高真空 下加 熱物質(zhì)使其在襯底表面反應，精度達到原子級且能精確控制摻雜濃度，但生長速度慢 光刻 (Lithography) 目的：把 掩膜上的圖形映射到硅片 上，多次光刻形成器件結(jié)構(gòu)。 線性區(qū)： 0≤ VDS≤ VGSVT IDS=KN[(VGSVT)VDSVDS2/2]。 BJT 的工作模式 由兩個 PN 的偏置狀況決定 1. 發(fā)射結(jié) (EB)正偏，集電結(jié) (CB) 2. 發(fā)射結(jié) (EB)正偏，集電結(jié) (CB) 3. 發(fā)射結(jié) (EB)反偏，集電結(jié) (CB) 4. 發(fā)射結(jié) (EB)反偏，集電結(jié) (CB) 1 應用于放大電路（模擬電路）； 2和 3應用于脈沖和數(shù)字電路； 4 基本無實際應用。通常由擴散工藝制備的 pn 結(jié)為緩變 pn 結(jié)，但在淺擴散結(jié)或高反偏時它更接近于單邊突變 pn 結(jié)。 P 型半導體即空穴濃度遠大于自由電子濃度的 雜質(zhì)半導體 隨著摻雜的進行 ,EF 向上移動 N 型半導體即 自由電子 濃度遠大于 空穴 濃度的 雜質(zhì)半導體 隨著摻雜進行 ,費米能級向下移動 ：突變結(jié)和漸變結(jié)（ PN結(jié)電容） 通過控制施主 (donor)與受主 (acceptor)濃度的辦法，形成分別以電子和空穴為主的兩種 導電區(qū)域，其交界處即被稱為 PN 結(jié) .當 P區(qū)和 N 區(qū)的摻雜濃度大致均勻 ,在 PN 結(jié)處 ,P 型摻雜濃度和 N 型摻雜濃度分別會有一個突然變化 ,這種 PN 結(jié)稱為突變結(jié) 緩變 pn結(jié)從 p 區(qū)到 n 區(qū)摻雜濃度逐漸改變的 pn 結(jié)，如用固態(tài)擴散工藝制造的 pn結(jié)。 無生產(chǎn)線（ Fabless） 集成電路設計提供了條件，為微電子領域發(fā)展知識經(jīng)濟提供了條件。 發(fā)展水平的指標是什么？隨著 IC 工業(yè)的發(fā)展，這些指標如何變化？ 集成規(guī)模 (Integration scale)和特征尺寸 (Feature size) 單個芯片上已經(jīng)可以制作含有幾百萬個晶體管 的一個完整的數(shù)字系統(tǒng)或數(shù)?；旌系碾娮酉到y(tǒng)，集成電路的特征尺寸也已發(fā)展到 深亞微米 水平， m 工藝已經(jīng)走向規(guī)?；a(chǎn) . IDM、 Fabless和 Foundry？理解他們之間的關系。 從根本上講，摩爾定律是一種產(chǎn)業(yè)自我激勵的機制，它讓人們無法抗拒，并努力追趕，誰跟不上，誰就可能被殘酷地淘汰。第一章 集成電路的發(fā)展 (Integrated Circuits)？ 集成電路 :指通過一系列特定的加工工藝 , 將晶體管 ,二極管等有源器件和電阻 ,電容 ,電感等無源器件 ,按照一定的電路互連 ,”集成 ” 在一塊半導體晶片上 ,封裝在一個外殼內(nèi) ,執(zhí)行特定電路或系統(tǒng)功能的一種器件 . (Moore’ s Law)？它對集成電路的發(fā)展有什么作用？ 集成度：大約每三年翻兩番，特征尺寸：每六年縮小近一倍 事實上，摩爾定律并不是一個物理定律，而是一種預言，一張時間表。它鞭策半導體產(chǎn)業(yè)界不 斷進步，并努力去實現(xiàn)它。摩爾定律已成為一盞照亮全球半導體產(chǎn)業(yè)前進方向的明燈。 IDM: 集成電路發(fā)展的前三十年中， 設計、制造和封裝 都是集中在半導體生產(chǎn)廠家內(nèi)進行的，稱之為 一體化制造 (IDM， Integrated Device Manufacturer)的集成電路實現(xiàn)模式。 Fabless: ，但不擁有生產(chǎn)線 不
環(huán)評公示相關推薦
鄂ICP備17016276號-1