集成電路分析與設(shè)計(jì)-文庫(kù)吧在線文庫(kù)
【正文】 光刻 7)第五次光刻 – 引線接觸光刻 8)第六次光刻 – 金屬內(nèi)連線光刻 CMOS IC 基本制造工藝 低功耗，集成度高，抗干擾能力強(qiáng)； 但速度低，驅(qū)動(dòng)能力差。通常由擴(kuò)散工藝制備的 pn 結(jié)為緩變 pn 結(jié)，但在淺擴(kuò)散結(jié)或高反偏時(shí)它更接近于單邊突變 pn 結(jié)。 從根本上講，摩爾定律是一種產(chǎn)業(yè)自我激勵(lì)的機(jī)制，它讓人們無(wú)法抗拒，并努力追趕，誰(shuí)跟不上，誰(shuí)就可能被殘酷地淘汰。 IDM: 集成電路發(fā)展的前三十年中， 設(shè)計(jì)、制造和封裝 都是集中在半導(dǎo)體生產(chǎn)廠家內(nèi)進(jìn)行的，稱之為 一體化制造 (IDM， Integrated Device Manufacturer)的集成電路實(shí)現(xiàn)模式。 MOSFET MetalOxideSemiconductor FET結(jié)構(gòu) 四個(gè)端口：柵 (Gate)、源 (Source) 、漏 (Drain) 、襯底(Substrate) MOSFET的工作原理 累積、耗盡、反型（取決于閾值電壓 VT） 增強(qiáng)型 (Enhancement mode)： VT0 for NMOS 耗盡型 (Depletion mode)： VT0 for NMOS CMOS 電路全部都是采用增強(qiáng)型 MOS 器件 MOSFET性能，即 IV特性 截止區(qū)： VGSVT≤ 0 IDS=0。 規(guī)則越保守，能工作的電路就越多 (即成品率越高 )。 *MOS電容 柵極與襯底之間的電容 CGB取決于 VGB作用下半導(dǎo)體表面的3 種狀態(tài)：積累、耗盡和反型 VG0，半導(dǎo)體表面為空穴 (多子 ) CGB=Cox(以 sio2為介質(zhì) )柵極的負(fù)電荷把空穴吸引到硅的表面，致使表面處于積累區(qū) 0VGVT CGB=CoxCdep/(Co+Cdep) Cdep以耗盡層為介質(zhì) 當(dāng) Vgs0時(shí)，柵極上的正電荷排斥了 Si中的空穴，在柵極下面的 Si 表面上，形成了一個(gè)耗盡區(qū)。 電流鏡負(fù)載：?jiǎn)味溯敵鰰r(shí)無(wú)增益損失 第八章 只要外部信號(hào)或者 VDD 和 VSS 能夠提供大于維持電流 IH 的輸出 ,即使外界信號(hào)消失 ,在 PNPN 四層結(jié)構(gòu)之間的導(dǎo)通電流仍然會(huì)維持 ,這就是所謂的 閂鎖效應(yīng) CMOS電路的閂鎖效應(yīng) : PNP三極管： P+源漏區(qū) (E)， N型襯底 (B)和 P阱 (C) NPN三極管： N+源漏區(qū) (E)， P阱 (B)和 N型襯底 (C) PNPN的四層可控硅結(jié)構(gòu) 閂鎖效應(yīng)產(chǎn)生的條件 : 寄生三極管的 EB 結(jié)處于≥ 的正偏 1β 21 寄生可控硅 導(dǎo)通需要的維持電流 IH : RS和 RW ，并采用較多的接觸孔 CMOS反相器 工作原理 :NMOS和 PMOS 串聯(lián)，柵極輸入、漏極輸出，源 極 分別接 GND 和 VDD 掌握 VinVout曲線圖： 5個(gè)區(qū)域 MOS 管的工作狀態(tài) (1) 當(dāng) vi=VOH=VDD時(shí) (2) 當(dāng) vi=VI L=0V 時(shí) 開(kāi)關(guān)特 性負(fù)載電容引起的充放電： tr 和 tf tf≈ 2CL/(KN*VDD)； tr= 2CL/(KP*VDD) tf=tr WP= (μ N/μ P)*WN ≈ 功耗 CMOS動(dòng)態(tài)功耗 Pd=fCLVDD2 熟悉 CMOS反相器版圖 與非門(mén)和或非門(mén)工作原理 : 與非門(mén) (NAND)： 2個(gè) PMOS并聯(lián) +2個(gè) NMOS串聯(lián)；柵入漏出 或非門(mén) (NOR)：
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1