模擬集成電路設(shè)計(jì)流程-文庫(kù)吧在線文庫(kù)
【正文】 ? 彈出“ Library Browser…” 窗口， Library選smic18mmrf， Cell選 n18, View選 symbol ? 在“ Virtuoso Schematic Editing:…” 窗口 , 鼠標(biāo)左鍵單擊一次，間隔一定距離再單擊一次，這樣就增加了 2個(gè) n18元件，鍵撤銷本次操作ESC ? 按照如上方法添加所需要的 NMOS與 PMOS以及電阻元件以及 pin 2023/3/24 11 共 88頁(yè) mos管的主要參數(shù) ? multiplier 表示幾個(gè)管子并聯(lián)數(shù) ? Length 表示溝道長(zhǎng)度 ，設(shè)計(jì)時(shí)我們按照長(zhǎng)溝道設(shè)計(jì) L取值＝ 1um ? Total Width 表示總的溝道寬度 ? Finger Width 表示一個(gè) finger的寬度 ? Fingers 表示 finger的個(gè)數(shù) ? Total width ＝ finger witdth finger width ? 設(shè)計(jì)時(shí) 盡量使 mos管接近方形，而不是長(zhǎng)條形 2023/3/24 12 共 88頁(yè) 編輯完成的電路圖 2023/3/24 13 共 88頁(yè) 一些快捷鍵 ? 以下是一些常用的快捷鍵： i 添加元件，即打開添加元件的窗口； [ 縮小兩倍； ] 擴(kuò)大兩倍； w 連線（細(xì)線）； f 全圖顯示； p 查看元件屬性； m 整體移動(dòng)（帶連接關(guān)系）； shift+m 移動(dòng)（不帶連接關(guān)系）。 既可以對(duì)頻率進(jìn)行掃描也可以在某個(gè)頻率下進(jìn)行對(duì)其它變量的掃描。 ? 僅僅滿足設(shè)計(jì)規(guī)則的走線，不是最佳的走線方式。 需要注意的是：表達(dá)式一般都是通過(guò)計(jì)算器（ caculator）輸入的。 2023/3/24 17 共 88頁(yè) Analog Design Simulation菜單介紹 Session菜單 Schematic Window Save State Load State Options Reset Quit 回到電路圖 保存當(dāng)前所設(shè)定的模擬所用到的各種參數(shù) 加載已經(jīng)保存的狀態(tài) 一些顯示選項(xiàng)的設(shè)置 重置analog artist。 ? 在 Library Manager 窗口， FileNewCellview， ? 在彈出的“ Create New File”窗口 Cell Name欄中，opam ? Tool欄中，選 ComposerSchematic ? OK ，彈出新的原理圖編輯窗口 Library Cell Schematic Symbol Layout Verilog （ View） Library,Cell以及 View的關(guān)系 library(庫(kù) )的地位相當(dāng)于文件夾，它用來(lái)存放一整個(gè)設(shè)計(jì)的所有數(shù)據(jù)，包括子單元（ cell）以及子單元（ cell）中的多種視圖（ view）。Spectre/Virtuoso/Calibre 工具使用介紹 實(shí)驗(yàn)地點(diǎn) : 信息科學(xué)實(shí)驗(yàn)中心研究生實(shí)驗(yàn)訓(xùn)練基地 馮立松 汪瀚 2023/3/24 1 共 88頁(yè) 模擬集成電路的設(shè)計(jì)流程 （ spectre） （ virtuoso
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1