【正文】 . 功耗與延遲估算 在估算延時(shí)、功耗時(shí)， 從輸入到輸出選出一條級(jí)數(shù)最多的支路進(jìn)行估算。二極管的有效面積可取500 2m? ，或用 Shockley 方程計(jì)算。圖 310 所示電路為雙二極管、電阻結(jié)構(gòu)輸入保護(hù)電路。該電場(chǎng)強(qiáng)度如果超過(guò)柵氧化層的擊穿極限，則將發(fā)生柵擊穿，使 MOS 器件失效，因此要設(shè)置保護(hù)電路。 圖 39 輸出緩沖級(jí) 同理： 32() 7 7 2 2 1 9 . 8( ) 1 4L P MLP MW L W LN W L W L? ?????前＝ ? 1P 1 P 1 5 4 18NNWW NLLWW NLL? ? ? ? ? ? ? ?? ? ? ?? ? ? ?? ? ? ? ? ? ? ?? ? ? ?? ? ? ?， 邏 輯， 邏 輯則 ： ＝＝ ． 輸入保護(hù)電路設(shè)計(jì) 因?yàn)?MOS 器件的柵極有極高的絕緣電 阻，當(dāng)柵極處于浮置狀態(tài)時(shí)，由于某種原因，感應(yīng)的電荷無(wú)法很快地泄放掉。故有： 328 ( ) 8 ( 4 4 ) 1 2 .8( ) 1 4LP ML P MW L W LN W L W L? ??????后＝ ? ? 3 .5 8 2 ~ 1 0N ??則 4P 4 P 8 1 4 8 4 15N N invinvWW NLLWW NLL? ? ? ? ? ? ?? ? ? ?? ? ? ?? ? ? ? ? ? ?? ? ? ?? ? ? ?， 內(nèi)， 內(nèi)則 有 ： ＝＝ ② 緩沖輸出級(jí) 由于輸出級(jí)部分要驅(qū)動(dòng) TTL 電路，其尺寸較大，因而必須在與非門(mén)輸出與輸出級(jí)之間加入一級(jí)緩沖門(mén) M2，如圖 39 所示。具體可取 N 。 M1 的 P 管和 N 管的尺寸即為上述所述的輸入級(jí) CMOS 反相器 P1 管和 N1 管尺寸， M2 的 P 管和 N 管的尺寸即為內(nèi)部基本 反相器 P1 管和 N1 管尺寸， M3 的 P 管和 N 管的尺寸由級(jí)間比值（相鄰級(jí)中 MOS 管寬度增加的倍數(shù)）來(lái)確定。 S 緩沖級(jí)的設(shè)計(jì)過(guò)程如下： S 的緩沖級(jí)與輸入級(jí)和內(nèi)部門(mén)的關(guān)系如圖 38 所示。同時(shí)為了用 0S 驅(qū)動(dòng)，必須 加入緩集成電路 課程設(shè)計(jì)論文 劉旭波 13 沖門(mén)。因此這里取 4 PWL??????? ③ CMOS 反相器 N1 管 ? ?NW/L 的計(jì)算 由于要與 TTL 電路兼容，而 TTL 的輸出電平在 ～ ，因此要選取反相器的狀態(tài)轉(zhuǎn)變電平： VVVV iHiLs m in,m a x, ????? 又知：pnpntntpdds VVVV ?? ??/1 /? ??＝ 代入數(shù)據(jù)，有 5 1 1 /1 .41/npnp???????＝ =?? PoxppNoxnn LWCLWC ?????????????? ???? 又因?yàn)椋? ? ?? ? ? ?? ?44/ 3 5 0 1 0 / / 1 0 0 1 0 /nn n npp ppW L W LW L W L???? ????? ?則 ：111 2 . 0 7 1 4 1 2 . 0 7 1 4 4 4 8 . 2 9 4 9NPWWLL? ? ? ?? ? ? ? ?? ? ? ?? ? ? ? ． 緩沖級(jí)設(shè)計(jì) ① 輸入緩沖級(jí) 由 74HC138 的邏輯圖可知，在輸入級(jí)中有六個(gè)信號(hào)： S0、 S S A0、 AA2。而且為了方便畫(huà)圖，這里就去 ?6?L 。 集成電路 課程設(shè)計(jì)論文 劉旭波 12 圖 37 輸入級(jí)電路 ① 提拉管 P2 的（ W/L） P2 計(jì)算 為了節(jié)省面積，同時(shí)又能使 iHV 較快上升，取 ? ? 1W/L 2 ?P 。 N管的尺寸放大 4倍，而 P管尺寸不變，即： 圖 36 三與非邏輯門(mén)電路 i n vP3Pi n v3 3 ，內(nèi)與非，內(nèi)與非， ＝＝ ???????????????????????? LWLWLWLWNN 代入內(nèi)部反相器的寬長(zhǎng)比，可以算出邏輯 MOS 尺寸： 3 P 33 1 3 NWWLL? ? ? ???? ? ? ?? ? ? ?， 與 非 ， 與 非＝ ＝ 4 ． 輸入級(jí)設(shè)計(jì) 由于本電路是與 TTL 兼容， TTL 的輸入電平 iHV 可能為 ，如果按正常內(nèi)部反相器進(jìn)行設(shè)計(jì)，則 N P1 構(gòu)成的 CMOS 將有較大直流功耗。根據(jù)截止延遲時(shí) 間 pLHt 和導(dǎo)通延遲時(shí)間 pHLt 的要求，在最壞情況下，必須保證等效 N管、 P管的等效電阻與內(nèi)部基本反相器的相同，這樣四輸入與非門(mén)就相當(dāng)于內(nèi)部基本反相器了。將數(shù)據(jù)代入上面公式得， 集成電路 課程設(shè)計(jì)論文 劉旭波 10 ? ? ? ?? ? ? ?4 6 9 4 6 99 9 6 6 6 6 39 9 132 10 10 2 1 10 2 10 10 2 1 101 10 1 10 2 10 22 10 77 10 10 4 10 6 10 6 10 3 10L P N gNPNPC C CWWFFW W F? ? ? ? ? ?? ? ? ? ? ? ?? ? ???? ? ? ? ? ? ? ? ? ? ? ? ? ? ?? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?? ? ? ? ? ? 根據(jù) rt 和 ft 的計(jì)算式及條件 15rft t ns?? ，計(jì)算出 NW 和 pW 。 ③連線雜散電容 Cs A sC oxC? 一般 CPN＋ Cg≈ 10CS，可忽略 CS 作用。因?yàn)楸驹O(shè)計(jì)版圖中，最小孔尺寸為 ?? 22 ? ，孔與多晶硅柵的最小間距為 ?2 ，孔與有源區(qū)邊界的最小間距為 ?2 ，則取 ?6b? 。 圖 34 內(nèi)部反相器 它的負(fù)載由以下內(nèi)部反相器的負(fù)載由 Cl 以下三部分電容組成：①本級(jí)漏極的 PN結(jié) Cpn 電容；②下級(jí)的柵電容 gC ；③連線雜散電容 sC 。 集成電路 課程設(shè)計(jì)論文 劉旭波 9 ． 內(nèi)部基本反相器中的各 MOS 尺寸的計(jì)算 內(nèi)部基本反相器如圖 34所示，它的 N管和 P管尺寸依據(jù)充放電時(shí)間 rt 和 ft 方程來(lái)求。 ① 以 A20??OHI , , ?OHV 為條件計(jì)算 ? ? / min,PLW 極限值，用 MOS 管理想電流方程統(tǒng)一表達(dá)式： ])()[()( 2221 DTGSTGLWoxpds VVVVVVCI ?????????? ? 可以求出 ? ? / pLW 的值。其主要計(jì)算如下 : ? ? ? ?? ?222 dtngStngoxn ds nN VVVVVVC ILW ???????????? ? =? ? ? ?32272 4 1035 0 4 10 5 1 0 5 1 ??????? ? ? ? ? ? ? ? ??? =≈ 22 (2) 輸出級(jí) P 管 ? ? / pLW 的計(jì)算 當(dāng)輸入為低電平時(shí)，輸出為高電平， P 管導(dǎo)通。 模型文件的參數(shù)如下所示： 集成電路 課程設(shè)計(jì)論文 劉旭波 6 電路設(shè)計(jì) 輸出級(jí)電路設(shè)計(jì) 根據(jù)要求，輸出級(jí)等效電路 如圖 33 所示，輸入 Vi 為前一級(jí)的輸出，可認(rèn)為是理想的輸出，即 DDiHssiL VVVV ?? , 。它的管腳圖如圖 31 所示，其邏輯真值表如表 31 所示。 74HC138 特有 3 個(gè)使能輸入端：兩個(gè)低有效（ E1 和 E2）和一個(gè)高有效（ E3）。 設(shè)計(jì)要求 (1) 按題目要求，獨(dú)立完成設(shè)計(jì)全過(guò)程； (2) 設(shè)計(jì)時(shí)使用的工藝及設(shè)計(jì)規(guī)則； (3) 根據(jù)所用的工藝，選取合理的模型庫(kù)，使用其參數(shù)進(jìn)行相關(guān)計(jì)算 ； 集成電路 課程設(shè)計(jì)論文 劉旭波 4 (4) 選用以 lambda(λ )為單位的設(shè)計(jì)規(guī)則。 2. 設(shè)計(jì)要求及內(nèi)容 器件名稱(chēng) 38 線譯碼器的 74HC138 芯片 要求的電路性能指標(biāo) (1) 可驅(qū)動(dòng)相當(dāng)于 25pF 電容負(fù)載 ； (2) 輸出高電平時(shí)， AIOH ?20? ， VVOH , ? (3) 輸出底電平時(shí)， mAIOL 4? ， VVOL , ? (4) 輸出級(jí)充放電時(shí)間 fr tt ? ， 15rt ns? (5) 工作電源 5V，常溫工作，工作頻率 MHzfwork 30? ， 計(jì)算 總功耗 P。其中 38 譯碼器是集成電路設(shè)計(jì)中一個(gè)典型的芯片，集成電路設(shè)計(jì)方法、原理和流程是可以從中體現(xiàn)出來(lái)。按制作工藝分類(lèi)集成電路可分為半導(dǎo)體集成電路和膜集成電路。集成電路 課程設(shè)計(jì)論文 劉旭波 1 目錄 【摘要】 ................................................................................................................................... 2 1. 設(shè)計(jì)目的與任務(wù) .................................................................................................................... 3 2. 設(shè)計(jì)要求及內(nèi)容 .................................................................................................................... 3 3. 設(shè)計(jì)方法及分析 .................................................................................................................... 4 74HC138芯片簡(jiǎn)介 ......