集成電路原理與設(shè)計重點內(nèi)容總結(jié)(完整版)
【正文】 了寄生電容。制作n阱首先，對原始硅片進行熱氧化，形成初始氧化層作為阱區(qū)注入的掩蔽層。是CV和CE的折中。，速度提高K倍，功耗降低K2倍。，使用不方便。需要高性能取l接近于K，需要低功耗取l接近于1。然后，根據(jù)n阱的版圖進行光刻和刻蝕，在氧化層上開出n阱區(qū)窗口。硅柵工藝也叫自對準工藝。在版圖設(shè)計中合理安排n阱接VDD和p型襯底接地的引線孔，減小寄生雙極晶體管基極到阱或襯底引出端的距離。p管導(dǎo)通，n管截止222。tpHL輸出從低向高轉(zhuǎn)換的傳輸延遲時間：從輸入信號下降邊的50%到輸出信號上升邊的50%所經(jīng)過的延遲時間。NMOS反相器轉(zhuǎn)變區(qū)增益有限，噪聲容限小。根據(jù)等效反相器分析，或非門上升時間根據(jù)，CL=1pF，VDD=5V，αP=VTP/VDD=，可得到KPeff=104A/V2或非門的下降時間根據(jù)，CL=1pF，VDD=5V，αN=VTN/VDD=，可得到KNeff=104A/V2由于或非門中2個PMOS管串聯(lián)對負載電容充電，因此要求KP1=KP2=2KPeff=104A/V2考慮最壞情況下只有一個NMOS管導(dǎo)通對負載電容放電，要滿足下降時間要求，則有KN1=KN2=KNeff=104A/V2取 LN=LP=則有 WP1=WP2= WN1=WN2=如果是設(shè)計一個兩輸入與非門，則在同樣性能要求和同樣參數(shù)下，得到WP1=WP2=， WN1=WN2=。CMOS傳輸門及特點：(P253254)CMOS傳輸門：MOS晶體管的源、漏區(qū)是完全對稱的結(jié)構(gòu)，因此MOS晶體管的源、漏極可以互換。解釋預(yù)充求值動態(tài)CMOS與非門的工作原理:工作原理：當(dāng)時電路處于預(yù)充階段，導(dǎo)通對輸出節(jié)點電容充電，由于截止，下拉通路斷開，使輸出電平達到高電平。當(dāng)時，若A=B=1，則M1,M2和MN1構(gòu)成的下拉通路導(dǎo)通，使V1放電到低電平，反相后輸出為高電平。但是對于一定的工藝水平，MOS管的閾值電壓有確定的值。電路的動態(tài)功耗還與電路節(jié)點的開關(guān)活動因子有關(guān)，因為只有當(dāng)輸出節(jié)點出現(xiàn)從0到1的邏輯轉(zhuǎn)換時才從電源吸取能量。靜態(tài)功耗：靜態(tài)功耗主要是由各種泄漏電流引起，其中MOS管的亞閾值電流有很大影響。第六章 CMOS集成電路的I/O設(shè)計CMOS集成電路中輸入緩沖器的作用是什么？ESD保護電路的類型及作用是什么？輸入緩沖器有兩方面作用：一是作為電平轉(zhuǎn)換的接口電路；另一個是改善輸入信號的驅(qū)動能力。三態(tài)輸出的三種輸出狀態(tài),畫出常用的CMOS三態(tài)輸出電路:三種輸出狀態(tài)：輸出高電平狀態(tài)，輸出低電平狀態(tài)，高阻態(tài)。由于SRAM工作速度快，常用來做高速緩沖存儲器(cache)。若讀“0”則位線BL保持高電平，而BL通過M1和M5放電。明確設(shè)計要求后，就需要把設(shè)計要求轉(zhuǎn)化為可以執(zhí)行和仿真驗證的高層級行為描述。（5）滿足時序要求的版圖在送去制作掩模版之前，需要進行設(shè)計規(guī)則檢查等以確保版圖正確。加工出的硅片要進行測試分析，評估樣片是否滿足預(yù)定設(shè)計要求。（2）經(jīng)仿真驗證正確的高層級行為描述被送入高層級綜合工具，由該工具完成行為級描述到數(shù)據(jù)通路單元的映射，從而把行為描述轉(zhuǎn)化為一系列并行操作，得到RTL硬件描述。（P383384）第八章 集成電路的設(shè)計方法和版圖設(shè)計集成電路設(shè)計：設(shè)計方法：topdown(自頂向下) and bottomup（自底向上）設(shè)計流程圖：集成電路的設(shè)計方法：P407根據(jù)IC開發(fā)過程所需掩膜版數(shù)目的不同，IC的設(shè)計方法可分為三種：基于可編程邏輯器件（Programmable Logic Device,簡稱PLD）的設(shè)計方法、半定制設(shè)計方法、定制設(shè)計方法。 工作原理：對沒選中的單元，字線是低電平，2個門管截止，單元和外界隔離，靠雙穩(wěn)態(tài)電路保持信息。DRAM單元具有結(jié)構(gòu)簡單、面積小、有利于提高集成度。靜電釋放ESD(Electro Static Discharge)保護電路的作用主要是兩方面：一是提供ESD電流的釋放通路；二是電壓鉗位，防止過大的電壓加到MOS器件上。采用可開關(guān)的源極電阻能減小亞閾值電流。采用并行結(jié)構(gòu)和流水線結(jié)構(gòu)可以在較低電源電壓或較低的時鐘頻率下達到同樣的電路性能，從而有效降低功耗。減小負載電容是降低動態(tài)功耗的重要途徑。動態(tài)電路的優(yōu)缺點：(P264265)CMOS邏輯電路的功耗：(P277)分類：動態(tài)功耗、開關(guān)過程中的短路功耗和靜態(tài)功耗。若則形成下拉的導(dǎo)通通路，使輸出下降到低電平；否則和中至少有一個管子截止，輸出保持高電平。對于源、漏極
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號-1