集成電路分析與設(shè)計-文庫吧資料
2025-01-13 01:53本頁面
【正文】 G SDN+N+N M O SP 阱N+P+P+P+N+＋－齊 納 二 極 管PP S U BPPN+B EV P N PN+PPPC ECBL P N PP+PN+C E BN P NN+N+GSDGSDN+P+P－N M O SP+N+N－PDSSGN+P+P－BCBEB J TV D M O SN+P+P－三種以 PN結(jié)隔離雙極型工藝為基礎(chǔ)的 P阱 BiCMOS器件結(jié)構(gòu)剖面圖 ： BiCMOS工藝簡介 雙極工藝為基礎(chǔ)的 BiCMOS工藝（ 3） 以雙極工藝為基礎(chǔ)的雙埋層雙阱 BiCMOS工藝的器件結(jié)構(gòu)剖面圖 PCP S U BN+N阱N+N+EBP阱N+N阱P+P+P+N+N+阱PP+外延層N M O SP M O S BiCMOS工藝簡介 ? 這種結(jié)構(gòu)的特點是采用 N＋ 及 P＋ 雙埋層雙阱結(jié)構(gòu)，采用薄外延層來實現(xiàn)雙極器件的高截止頻率和窄隔離寬度。 BiCMOS工藝簡介 N阱 CMOS工藝為基礎(chǔ)的 BiCMOS工藝（ 3） BCEP+P+P M O SN+PN阱N阱縱 向 N P N S U BP+N+N+N M O SP－e p iN+N+ B L N+ B L? 缺點有 ： NPN管的集電極串聯(lián)電阻還是太大，影響雙極器件的驅(qū)動能力。 通過標(biāo)準(zhǔn) P阱 CMOS工藝實現(xiàn)的 NPN晶體管的剖面結(jié)構(gòu)示意圖。 ? 一般來說，以 CMOS工藝為基礎(chǔ)的 BiCMOS工藝對保證 CMOS器件的性能比較有利，同樣以雙極工藝為基礎(chǔ)的 BiCMOS工藝對提高保證雙極器件的性能有利。cm ） ? 電遷移效應(yīng)比鋁弱的多 ? 缺點： ? 鋁刻蝕工藝無法刻蝕銅 ? 易于擴散到硅中 CMOS先進工藝 銅互連 :淀積工藝 大馬士革 (Damascus)鑲嵌工藝 用 CMP工藝形成圖形 CMOS先進工藝 銅互連 :與硅的接觸 ? 實現(xiàn)銅與硅的互連：利用 Ta、 Ti、 TiSi TiN、TaN、 TaNx等金屬形成薄過渡層，以阻擋銅擴入硅中，改善與硅的粘附性。工藝層越多，表面凹凸越嚴(yán)重 ?
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1