集成電路分析與設(shè)計(jì)(已修改)
2025-01-19 01:53 本頁面
【正文】 集成電路分析與設(shè)計(jì) 第一章 集成電路基本制造工藝 本章概要 ? 雙極工藝流程 ? CMOS工藝流程 ? CMOS先進(jìn)工藝 ? BiCMOS工藝流程 ? 無源器件 雙極工藝流程 典型 NPN管剖面圖 雙極工藝流程 襯底選擇 （ 1） 襯底選擇 對于典型的 PN結(jié)隔離雙極集成電路 ，襯底一般選用 P型硅 。 雙極工藝流程 第一次光刻 （ 2） 第一次光刻 —— N+隱埋層擴(kuò)散孔光刻 一般來講 ， 由于雙極型集成電路中各元器件均從上表面實(shí)現(xiàn)互連 ， 所以為了減少寄生的集電極串聯(lián)電阻效應(yīng) ， 在制作元器件的外延層和襯底之間需要作 N+隱埋層 。 第一次光刻的掩模版圖形及隱埋層擴(kuò)散后的芯片剖面如圖 雙極工藝流程 外延層淀積 （ 3）外延層淀積 外延層淀積時(shí)應(yīng)該考慮的設(shè)計(jì)參數(shù)主要有：外延層電阻率 ρ epi和外延層厚度 Tepi。 外延層淀積后的芯片剖面如圖。 雙極工藝流程 第二次光刻 （ 4）第二次光刻 ——P+隔離擴(kuò)散孔光刻 隔離擴(kuò)散的目的是在硅襯底上形成許多孤立的外延層島 ， 以實(shí)現(xiàn)各元件間的電隔離 。 隔離擴(kuò)散孔的掩模版圖形及隔離擴(kuò)散后的芯片剖面如圖 雙極工藝流程 第三次光刻 （ 5）第三次光刻 ——P型基區(qū)擴(kuò)散孔光刻 基區(qū)擴(kuò)散孔的掩模版圖形及基區(qū)擴(kuò)散后的芯片剖面圖如圖所示。 雙極工藝流程 第四次光刻 （ 6）第四次光刻 ——N+發(fā)射區(qū)擴(kuò)散孔光刻 此次光刻還包括集電極、 N型電阻的接觸孔和外延層的反偏孔。 N+發(fā)射區(qū)擴(kuò)散孔的掩模圖形及 N+發(fā)射區(qū)擴(kuò)散后的芯片剖面圖如圖 雙極工藝流程 第五次光刻 （ 7） 第五次光刻 —— 引線接觸孔光刻 此次光刻的掩模版圖形如圖 雙極工藝流程 第六次光刻 （ 8）第六次光刻 —— 金屬化內(nèi)連線光刻 反刻鋁形成金屬化內(nèi)連線后的芯片復(fù)合圖及剖面圖如圖 雙極工藝流程 版圖 雙極工藝流程 版圖 雙極工藝流程 典型雙極工藝的缺點(diǎn) ? 缺點(diǎn) ? 由于 be結(jié)與基極接觸孔之間的 P型區(qū)域而形成較大基區(qū)體電阻 ? 集電極接觸孔下 N型區(qū)域?qū)е螺^大的集電極串聯(lián)電阻 ? 因 PN結(jié)隔離而形成較大的集電極寄生電容 雙極工藝流程 先進(jìn)工藝 （ 1） 雙極工藝流程 先進(jìn)工藝 （ 2） ? 高性能晶體管的特點(diǎn) ? P+
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1