集成電路分析與設計課程設計-文庫吧資料
2025-07-01 03:11本頁面
【正文】 相器后，形成，用去驅(qū)動4個三輸入與非門，故需要緩沖級，使其驅(qū)動能力增加。為了方便畫版圖，此處的W允許取6λ。故采用如圖6所示的電路，通過正反饋的P2作為上提拉管，使ViH較快上升，減小功耗，加快翻轉(zhuǎn)速度。根據(jù)截止延遲時間tpLH和導通延遲時間tpHL的要求，在最壞情況下，必須保證等效N管、P管的等效電阻與內(nèi)部基本反相器的相同，這樣三輸入與非門就相當于內(nèi)部基本反相器了。因此，內(nèi)部基本反相器的總負載電容CL為上述各電容計算值之和。 Cg=（WN＋WP）L=（28λ＋96λ）2λ =此處WN和WP為與本級漏極相連的下一級N管 和P管的柵極尺寸，近似取輸出級的WN和WP值。=總的漏極PN結(jié)電容應是N管在此次設計中。本級漏極PN結(jié)電容CPN計算CPN＝Cj（Wb）+Cjsw(2W+2b)其中Cj是每um2的結(jié)電容，Cjsw是每um的周界電容，b為有源區(qū)寬度，可從設計規(guī)則獲取。關鍵點是先求出式中CL（即負載）。=1即 取整數(shù)值=48比較①和②中（W/L）P，min值，取大值者=48作為輸出級的（W/L）P值。同時要求N管和P管的充放電時間tr=tf ，分別求出這兩個條件下的（W/L）P，min極限值，然后取大者。輸入Vi為前一級的輸出，可認為是理想的輸出，即ViL＝Vss=0V，ViH=VDD=5V。三、74HC139芯片介紹74HC139是包含兩個2線— 4線譯碼器的高速CMOS數(shù)字電路集成芯片，能與TTL集成電路芯片兼容，它的管腳圖如圖1所示，其邏輯真值表如表1所示。一．目的與任務 4二．設計題目及要求 4 4 要求的電路性能指標 4 設計內(nèi)容 4三、74HC139芯片介紹 4四、電路設計 6 工藝與設計規(guī)則和模型的選取 6 輸出級電路設計 7 輸出級 N管（W/L）N的計算 7 P管（W/L）P的計算 8 內(nèi)部基本反相器中的各MOS尺寸的計算 9 12 輸入級設計 12 緩沖級的設計 13 13 14 輸入保護電路設計 15 各級N管和P管的尺寸匯總 16五、功耗與延遲估算 17 模型簡化 17 功耗估算 18 延遲估算 19六、電路模擬 20 21 瞬態(tài)分析 21 功耗分析 22七、版圖設計 22 各模塊版圖設計 22 22 輸入緩沖級版圖 23 三輸入與非門版圖 23 輸出級版圖 24 24 總版圖 25 電路網(wǎng)表匹配（LVS）檢查 26 30八、心得體會 32九、參考文獻 32 一．目的與任務 本課程設計是《集成電路分析與設計基礎》的實踐課程，其主要目的是使學生在熟悉集成電路制造技術、半導體器件原理和集成電路分析與設計基礎上，訓練綜合運用已掌握的知識，利用相關軟件，初步熟悉和掌握集成電路芯片的系統(tǒng)設計→電路設計及模擬→版圖設計→版圖驗證等正向設計方法二．設計題目及要求 含2個2—4譯碼器的74HC139芯片（根據(jù)要求使用工藝及規(guī)則：MOSISI：mhp_ns8，） 要求的電路性能指標（1）可驅(qū)動10個LSTTL電路（相當于15PF電容負載）；（2）輸出高電平時，；（3）輸出低電平時，；（4）輸出級充放電時間，；（5）工作電源是5V，常溫工作，工作頻率，總功耗。 設計內(nèi)容；；；；；：DRC與LVS；(選做)；。圖1 74HC139的管腳圖表1 74HC139真值表片選輸入數(shù)據(jù)輸出CsA1A0Y0Y1Y2Y300001110011011010110101111101111174HC139的邏輯表達式： ， ，74HC139的邏輯圖如圖2所示：圖2 74HC139的邏輯圖四、電路設計 工藝與設計規(guī)則和模型的選取 ：MOSIS: mhp_ns8 ： *****
法律信息相關推薦
鄂ICP備17016276號-1