基于eda搶答器的設(shè)計(jì)-資料下載頁(yè)
2024-11-17 21:57本頁(yè)面
【導(dǎo)讀】搶答按鍵回答問(wèn)題。當(dāng)?shù)谝粋€(gè)人按下按鍵后，則在顯示器上顯示該組的號(hào)碼，同時(shí)電路。將其他各組按鍵封鎖，使其不起作用。若搶答時(shí)間內(nèi)無(wú)人搶答，警報(bào)器發(fā)出警報(bào)。完問(wèn)題后，由主持人將所有按鍵恢復(fù)，重新開(kāi)始下一輪搶答。塊、選擇控制和報(bào)警器組成。除此之外，整個(gè)搶答器還需有一個(gè)使能信號(hào)和一個(gè)歸。零信號(hào)，以便搶答器能實(shí)現(xiàn)公平搶答和停止。搶答器共有3個(gè)輸出顯示，選手代號(hào)、計(jì)。數(shù)器的個(gè)位和十位，他們輸出全都為BCD碼輸出，這樣便于和顯示譯碼器連接。持人按下控制鍵、選手按下?lián)尨疰I或倒計(jì)時(shí)到時(shí)蜂鳴器短暫響起。其中有四個(gè)搶答信號(hào)s0、s1、s2、復(fù)位信號(hào)rst；警報(bào)信號(hào)tmp。計(jì)時(shí)，并且在30秒倒計(jì)時(shí)后無(wú)人搶答顯示超時(shí)并報(bào)警。其中有搶答時(shí)鐘信號(hào)clk2；號(hào)warn；計(jì)時(shí)中止信號(hào)stop；計(jì)時(shí)十位和個(gè)位信號(hào)tb，ta。輪流選通，在數(shù)碼管上顯示。在這個(gè)模塊中主要實(shí)現(xiàn)搶答過(guò)程中將BCD碼轉(zhuǎn)換成7段的功能。在這個(gè)模塊中是對(duì)前七個(gè)模塊的綜合編寫(xiě)的頂層文件。
【正文】 port(clk,i:in std_logic。 q:out std_logic)。 end ponent。 signal states_out,ta_out,tb_out,y_out:std_logic_vector(3 downto 0)。 signal ledout:std_logic_vector(6 downto 0)。 15 signal w:std_logic。 begin a=ledout(6)。b=ledout(5)。c=ledout(4)。d=ledout(3)。e=ledout(2)。f=ledout(1)。g=ledout(0)。 u1:qdjb port map(clk2,rst,s0,s1,s2,s3,tmp=k,states=states_out)。 u2:js port map(clk,rst,s,stop,warn=n,ta=ta_out,tb=tb_out)。 u3:sjxzportmap(clk2=clk2,rst=rst,a=states_out,b=ta_out,c=tb_out,s=m,y_out。 u4:ymq port map(ain4=y_out,DOUT7=ledout)。 u5:alarm port map(clk2,i=s,q_out)。 end bhv。 仿真圖 （八 ）主電路連線圖 16 （九 ）將程序下載到芯片 FLEX— EPF10LC844上，引腳圖如下 四 、 器件編程與下載 將編譯好的模塊程序下載到 CPLD 中（注： device 選取要與硬件對(duì)應(yīng)，否則會(huì)導(dǎo)致實(shí)驗(yàn)失?。?，連線做硬件實(shí)驗(yàn)。 五、性能測(cè)試與分析 按下 rst 鍵清零，按下 s 鍵，觀察數(shù)碼管是否開(kāi)始 倒計(jì)時(shí)，揚(yáng)聲器是否發(fā)出報(bào)警聲，按下 s0,觀察數(shù)碼管是否顯示 1 和搶答的時(shí)間，再按 s1, 均不改變顯示，按下 rst 鍵，觀察是否清零，再按 s 鍵，不按別的，直到計(jì)時(shí)時(shí)間到，觀察是否顯示 00，揚(yáng)聲器是否發(fā)出報(bào)警。 六、 實(shí)驗(yàn)設(shè)備 計(jì)算機(jī)， EL 教學(xué)實(shí)驗(yàn)箱 17 七、心得體會(huì) 通過(guò)這次對(duì)搶答器的設(shè)計(jì)與實(shí)踐，讓我了解了設(shè)計(jì)的程序，也讓我了解了關(guān)于搶答器的基本原理與設(shè)計(jì)理念，要設(shè)計(jì)一個(gè)電路總要先用仿真仿真成功之后才實(shí)際接線的。但是最后的成品卻不一定與仿真時(shí)完全一樣，因?yàn)?，再?shí)際接線中有著各種各樣的條件制約著。而 且，在仿真中無(wú)法成功的電路接法，在實(shí)際中因?yàn)樾酒旧淼奶匦远軌虺晒?。所以，在設(shè)計(jì)時(shí)應(yīng)考慮兩者的差異，從中找出最適合的設(shè)計(jì)方法。本實(shí)驗(yàn)通過(guò)EDA 軟件 muxlus2 的實(shí)現(xiàn)，讓我對(duì) VHDL 語(yǔ)言有了大概的了解，所以說(shuō)，坐而言不如立而行，對(duì)于這些電路還是應(yīng)該自己動(dòng)手實(shí)際操作才會(huì)有深刻理解。 通過(guò)這次設(shè)計(jì)，進(jìn)一步加深了對(duì) EDA 的了解，讓我對(duì)它有了更加濃厚的興趣。特別是當(dāng)每一個(gè)子模塊編寫(xiě)調(diào)試成功時(shí)，心里特別的 高興 。通過(guò)這次課程設(shè)計(jì)使我懂得了理論與實(shí)際相結(jié)合是很重要的，只有理論知識(shí)是遠(yuǎn)遠(yuǎn)不夠的，只有把所學(xué)的理論知識(shí)與實(shí)踐 相結(jié)合起來(lái)，從理論中得出結(jié)論，才能真正為社會(huì)服務(wù)，從而提高自己的實(shí)際動(dòng)手能力和獨(dú)立思考的能力。在設(shè)計(jì)的過(guò)程中遇到問(wèn)題，可以說(shuō)得是困難重重，這畢竟第一次做的，難免會(huì)遇到過(guò)各種各樣的問(wèn)題，同時(shí)在設(shè)計(jì)的過(guò)程中發(fā)現(xiàn)了自己的不足之處，對(duì)以前所學(xué)過(guò)的知識(shí)理解得不夠深刻，掌握得不夠牢固。 總的來(lái)說(shuō)，這次設(shè)計(jì)的 搶答器 還是比較成功的，在設(shè)計(jì)中遇到了很多問(wèn)題，最后在老師的辛勤的指導(dǎo)下，終于 迎刃 而解，有點(diǎn)小小的成就感，終于覺(jué)得平時(shí)所學(xué)的知識(shí)有了實(shí)用的價(jià)值，達(dá)到了理論與實(shí)際相結(jié)合的目的，不僅學(xué)到了不少知識(shí)，而且鍛煉了自己的能力，使 自己對(duì)以后的路有了更加清楚的認(rèn)識(shí)，同時(shí)，對(duì)未來(lái)有了更多的信心。 經(jīng)歷數(shù) 日的課設(shè) 眼看塵埃落定，感覺(jué)忍不住要長(zhǎng)出一口氣。我們組的 3 位成員在實(shí)驗(yàn)室里日出而作，日落不息。結(jié)果怎樣已然不再重要，在這幾日里，我們經(jīng)歷了階段性成功的狂喜、測(cè)試失敗后的絕望、陷入困境時(shí)的不知所措，重新投入的振作。 八、參考文獻(xiàn) [1] 、李國(guó)洪，沈明山：《可編程邏輯器件 EDA技術(shù)與實(shí)踐》，機(jī)械工業(yè)出版社 [2]、江國(guó)強(qiáng)：《 EDA 技術(shù)習(xí)題與實(shí)驗(yàn)》 ， 電子工業(yè)出版社 [3]、 曹昕燕，周風(fēng)臣，聶春燕：《 EDA 技術(shù)試驗(yàn)與課程設(shè)計(jì)》，清華大學(xué)出版社 [4]、黃仁欣：《 EDA 技術(shù)實(shí)用教程》，清華大學(xué)出版社 [5]、王振紅：《數(shù)字電路設(shè)計(jì)與應(yīng)用實(shí)踐教程》，機(jī)械工業(yè)出版社 18 指導(dǎo)教師評(píng)語(yǔ)及設(shè)計(jì)成績(jī) 評(píng) 語(yǔ) 課程設(shè)計(jì)成績(jī)： 指導(dǎo)教師： 日期： 年 月 日
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1