【導讀】答中一種常用的必備裝置電路結構形式多種多樣。本設計使用VHDL語言設計一個四路數(shù)字競賽搶答器系統(tǒng)。VHDL是一種全方位的硬件描。程都可以用VHDL來完成。本文闡述了EDA的概念和發(fā)展、VHDL語言的優(yōu)點和語法結構并分。析講解了四路數(shù)字競賽的各模塊的功能要求、基本原理以及實現(xiàn)方法。錯誤，提高系統(tǒng)設計的效率。搶答器的主要功能模塊是是：1、對第一搶答信號的鑒別和鎖。存功能；2、計分功能。

　　

【正文】 =39。039。) THEN STATES = 0010 。 LED=0010 。STOP=39。139。 。 ELSIF ( S0 =39。139。ANDS3=39。039。 AND S2=39。039。 AND S1=39。039。 ) THEN STATES = 0001 。 LED=0001 。STOP=39。139。 。 ELSE STATES=0000 。 LED=0000。 END IF 。 END IF 。 END IF 。 END PROCESS 。 END ARCHITECTURE 。 報警模塊 源代碼 （ 1） LIBRARY IEEE。 USE 。 ENTITY ALARM IS PORT(CLEAR,WARN: IN STD_LOGIC。 SOUND: OUT STD_LOGIC)。 END ALARM。 ARCHITECTURE FOUR OF ALARM IS BEGIN PROCESS(WARN,CLEAR) BEGIN IF CLEAR=39。139。 THEN SOUND=39。039。 ELSIF WARN=39。139。 THEN SOUND=39。139。 ELSE SOUND=39。039。 END IF。 END PROCESS。 END ARCHITECTURE 。 （ 2） LIBRARY IEEE。 文超：基于 VHDL 的多路搶答器的設計 18 USE 。 ENTITY FOUL IS PORT(CLEAR : IN STD_LOGIC。 S0,S1,S2,S3: IN STD_LOGIC。 LEDE: OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 WARNS: OUT STD_LOGIC)。 END FOUL。 ARCHITECTURE ONE OF FOUL IS BEGIN PROCESS(CLEAR,S0,S1,S2,S3) VARIABLE a : Std_Logic_Vector (3 DOWNTO 0)。 BEGIN a := S3 amp。 S2 amp。 S1 amp。 S0 。 IF CLEAR=39。139。 THEN CASE a IS WHEN 1000 =LEDE =0100。 WARNS=39。139。 WHEN 0100 =LEDE =0011。 WARNS=39。139。 WHEN 0010 =LEDE =0010。 WARNS=39。139。 WHEN 0001 =LEDE =0001。 WARNS=39。139。 WHEN OTHERS =LEDE =0000。 WARNS=39。139。 END CASE 。 ELSE LEDE=0000。WARNS=39。039。 END IF。 END PROCESS。 END ONE。 計分模塊 源代碼 LIBRARY IEEE。 USE 。 USE 。 ENTITY SCORE IS PORT(CLK,SUB,ADD,CLR:IN STD_LOGIC。 CHOOSE: IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 aa0,aa1,bb0,bb1,cc0,cc1,dd0,dd1: BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0))。 END SCORE。 ARCHITECTURE RTL OF SCORE IS BEGIN PROCESS( CHOOSE , CLK ,SUB , ADD ,CLR) BEGIN 2021 屆電子信息工程（應用電子技術方向）專業(yè)畢業(yè)設計（論文） 19 IF(CLR=39。139。) THEN aa1=0001。aa0=0000。 bb1=0001。bb0=0000。 cc1=0001。cc0=0000。 dd1=0001。dd0=0000。 ELSIF(CLK39。EVENT AND CLK=39。139。) THEN IF(ADD=39。139。) THEN IF(CHOOSE=0001) THEN IF(aa0=1001) THEN aa0=0000。 IF(aa1=1001) THEN aa1=0000。 ELSE aa1=aa1+39。139。 END IF。 ELSE aa0=aa0+39。139。 END IF。 ELSIF (CHOOSE=0010) THEN IF(bb0=1001) THEN bb0=0000。 IF(bb1=1001) THEN bb1=0000。 ELSE bb1=bb1+39。139。 END IF。 ELSE bb0 = bb0+39。139。 END IF。 ELSIF( CHOOSE=0100) THEN IF(cc0=1001) THEN cc0=0000。 IF(cc1=1001) THEN cc1=0000。 ELSE cc1=cc1+39。139。 END IF。 ELSE 文超：基于 VHDL 的多路搶答器的設計 20 END IF。 ELSIF (CHOOSE=1000) THEN IF(dd0=1001) THEN dd0=0000。 IF(dd1=1001) THEN dd1=0000。 ELSE dd1=dd1+39。139。 END IF。 ELSE dd0=dd0+39。139。 END IF。 END IF。 ELSIF(SUB=39。139。) THEN IF(CHOOSE=0001) THEN IF(aa0=0000) THEN IF(aa1=0000) THEN aa0=0000。 aa1=0000。 ELSE aa0=1001。 aa1=aa139。139。 END IF。 ELSE aa0=aa039。139。 END IF。 ELSIF (CHOOSE=0010) THEN IF(bb0=0000) THEN IF(bb1=0000) THEN bb0=0000。 bb1=0000。 ELSE bb0=1001。 bb1=bb139。139。 END IF。 ELSE bb0=bb039。139。 END IF。 2021 屆電子信息工程（應用電子技術方向）專業(yè)畢業(yè)設計（論文） 21 ELSIF(CHOOSE=0100) THEN IF(cc0=0000) THEN IF(cc1=0000) THEN cc0=0000。 cc1=0000。 ELSE cc0=1001。 cc1=cc139。139。 END IF。 ELSE cc0=cc039。139。 END IF。 ELSIF(CHOOSE=1000) THEN IF(dd0=0000) THEN IF(dd1=0000) THEN dd0=0000。 dd1=0000。 ELSE dd0=1001。 dd1=dd139。139。 END IF。 ELSE dd0=dd039。139。 END IF。 END IF。 END IF。 END IF 。 END PROCESS。 END ARCHITECTURE 。