基于vhdl的八路搶答器設(shè)計--eda課程設(shè)計-資料下載頁
2025-01-18 14:44本頁面
【正文】 里，我認為收獲還是很多的，不但進一步掌握了數(shù)字電子技術(shù)的基礎(chǔ)知識及一門專業(yè)仿真軟件的基本操作，還提高了自己的設(shè)計能力及動手能力，同時對于智能搶答器來了個系統(tǒng)的總結(jié)。更多的是讓我看清了自己，明白了凡事需要耐心，實踐是檢驗學習的唯一標準。理論知識的不足在這次課設(shè)中表現(xiàn)的很明顯。這將有助于我今后的學習，端正自己的學習態(tài)度，從而更加努力的學習?？傊?，通過本次課程設(shè)計不但讓我又學到了一些知識，而且也提高了我的綜合能力。使我在各方面都得到了鍛煉，非常感謝我的同組同學，也非常感謝我們的指導老師，使我們這次的課程設(shè)計任務(wù)圓滿完成。參考文獻1．康華光 主編，《電子技術(shù)基礎(chǔ)數(shù)字部分》，高等教育出版社，1998。2．譚會生等 主編，《EDA技術(shù)及應(yīng)用》，西安電子科技大學出版社，20013．潘松等 主編，《EDA技術(shù)實用教程》，科學出版社，20064．雷伏容 主編，《VHDL電路設(shè)計》，清華大學出版社，20065．Charles ，《數(shù)字系統(tǒng)設(shè)計與VHDL》，電子工業(yè)出版社6．丁建偉.《搶答器電路設(shè)計》[J].蘭州工業(yè)高等?？茖W校學報,2008,(04).1317. 7．王冬梅,張建秋.《八路搶答器設(shè)計與實現(xiàn)》[J].佳木斯大學學報(自然科學版), 2009,(06).2226.8．蔡明生,黎福海,:.9．王樹昆,趙曉巍,2003。19(9):47附錄 元器件清單:74LS48 3個電阻68 KΩ 1個74LS121 1個電阻510Ω 2個74LS148 1個電容10uF 2個74LS192 2個 1個74LS279 1個電容100uF 1個NE555 2個發(fā)光二極管 2個電阻1 KΩ 1個按鍵開關(guān) 9個電阻10 KΩ 9個共陰數(shù)碼管 3個電阻15 KΩ 1個74LS00 1個 KΩ 1個74LS11 1個 KΩ 1個三極管3DG12 1個電阻100 KΩ1個總程序：LIBRARY IEEE。USE 。USE 。ENTITY total ISPORT(clk: IN STD_LOGIC。 clr: IN STD_LOGIC。s1,s2,s3,s4,s5,s6,s7,s8 : IN STD_LOGIC。sound1 : OUT STD_LOGIC。 BCD: OUT STD_LOGIC_vector(7 downto 0)。 END total。ARCHITECTURE total_run OF total ISCOMPONENT change PORT(q1,q2,q3,q4,q5,q6,q7,q8: IN STD_LOGIC。 clr: IN STD_LOGIC。 m: OUT STD_LOGIC_vector(3 downto 0)。 en: OUT STD_LOGIC)。END COMPONENT。COMPONENT tPORT(clk,en: in STD_LOGIC。 sound1:out STD_LOGIC)。END COMPONENT。COMPONENT displayPORT(l: IN STD_LOGIC_VECTOR(3 downto 0)。BCD1: OUT STD_LOGIC_VECTOR(7 downto 0))。END COMPONENT。signal en : STD_LOGIC。signal m : STD_LOGIC_vector(3 downto 0)。 signal q1,q2,q3,q4,q5,q6,q7,q8 : STD_LOGIC。BEGIN u1 : lock PORT MAP(s1,s2,s3,s4,s5,s6,s7,s8,clr,q1,q2,q3,q4,q5,q6,q7,q8)。 u2 : change PORT MAP(q1,q2,q3,q4,q5,q6,q7,q8,clr,m,en)。 u3 : t PORT MAP(clk,en,sound1)。 u4 : display PORT MAP(m, BCD)。END total_run。28
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號-1