freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

基于vhdl的八路搶答器設(shè)計(jì)--eda課程設(shè)計(jì)-閱讀頁

2025-02-02 14:44本頁面
  

【正文】 ND temp(1) AND temp(0) AND clr。END a。USE 。ENTITY lock ISPORT(s1: IN STD_LOGIC。 s3: IN STD_LOGIC。 s5: IN STD_LOGIC。 s7: IN STD_LOGIC。clr: IN STD_LOGIC。END lock。039。139。139。139。139。139。139。139。139。q2=s2。q4=s4。q6=s6。q8=s8。end process。三 搶答成功揚(yáng)聲器發(fā)聲程序:LIBRARY ieee。USE 。 sound1:out STD_LOGIC)。ARCHITECTURE a OF t IS BEGINprocess(en,clk)beginif(clk39。139。139。139。039。end if。END a。USE 。ENTITY display IS PORT(m: IN STD_LOGIC_VECTOR(3 downto 0)。 END display。 WHEN 0001 = BCD =00000110。 WHEN 0011 = BCD =01001111。 WHEN 0101 = BCD =01101101。 WHEN 0111 = BCD =00000111。 WHEN 1001 = BCD =01101111。END CASE。 END a。然后選擇 EMP7128SLC84 15 器件, 按 OK,就可以進(jìn)行編譯了,經(jīng)“MAX+PLUSE II”中的“Compiler”菜單編譯,以驗(yàn)證設(shè)計(jì)結(jié)果是否符合要求,如果有問題,則返回原設(shè)計(jì)文件再次進(jìn)行修改, 直到正確為止。第三節(jié) 仿真編譯成功后進(jìn)行仿真。波形文件建好 并存盤后。從仿真波形看, 符合設(shè)計(jì)要求。更多的是讓我看清了自己,明白了凡事需要耐心,實(shí)踐是檢驗(yàn)學(xué)習(xí)的唯一標(biāo)準(zhǔn)。這將有助于我今后的學(xué)習(xí),端正自己的學(xué)習(xí)態(tài)度,從而更加努力的學(xué)習(xí)。使我在各方面都得到了鍛煉,非常感謝我的同組同學(xué),也非常感謝我們的指導(dǎo)老師,使我們這次的課程設(shè)計(jì)任務(wù)圓滿完成。2.譚會生等 主編,《EDA技術(shù)及應(yīng)用》,西安電子科技大學(xué)出版社,20013.潘松等 主編,《EDA技術(shù)實(shí)用教程》,科學(xué)出版社,20064.雷伏容 主編,《VHDL電路設(shè)計(jì)》,清華大學(xué)出版社,20065.Charles ,《數(shù)字系統(tǒng)設(shè)計(jì)與VHDL》,電子工業(yè)出版社6.丁建偉.《搶答器電路設(shè)計(jì)》[J].蘭州工業(yè)高等??茖W(xué)校學(xué)報(bào),2008,(04).1317. 7.王冬梅,張建秋.《八路搶答器設(shè)計(jì)與實(shí)現(xiàn)》[J].19(9):47附錄 元器件清單:74LS48 3個(gè)電阻68 KΩ 1個(gè)74LS121 1個(gè)電阻510Ω 2個(gè)74LS148 1個(gè)電容10uF 2個(gè)74LS192 2個(gè) 1個(gè)74LS279 1個(gè)電容100uF 1個(gè)NE555 2個(gè)發(fā)光二極管 2個(gè)電阻1 KΩ 1個(gè)按鍵開關(guān) 9個(gè)電阻10 KΩ 9個(gè)共陰數(shù)碼管 3個(gè)電阻15 KΩ 1個(gè)74LS00 1個(gè) KΩ 1個(gè)74LS11 1個(gè) KΩ 1個(gè)三極管3DG12 1個(gè)電阻100 KΩ1個(gè)總程序:LIBRARY IEEE。USE 。 clr: IN STD_LOGIC。sound1 : OUT STD_LOGIC。 END total。 clr: IN STD_LOGIC。 en: OUT STD_LOGIC)。COMPONENT tPORT(clk,en: in STD_LOGIC。END COMPONENT。BCD1: OUT STD_LOGIC_VECTOR(7 downto 0))。signal en : STD_LOGIC。 signal q1,q2,q3,q4,q5,q6,q7,q8 : STD_LOGIC。 u2 : change PORT MAP(q1,q2,q3,q4,q5,q6,q7,q8,clr,m,en)。 u4 : display PORT MAP(m, BCD)。28
點(diǎn)擊復(fù)制文檔內(nèi)容
黨政相關(guān)相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1