【導(dǎo)讀】八路智能競(jìng)賽搶答器設(shè)計(jì)。學(xué)生姓名：專業(yè)班級(jí)：通信0706班。要求完成的主要任務(wù):. 第20周，安排任務(wù)。第20-21周，繪圖仿真設(shè)計(jì)。武漢理工大學(xué)《數(shù)字電路—多路智能競(jìng)賽搶答器》課程設(shè)計(jì)說明書

　　

【正文】 會(huì)發(fā)生混亂。 優(yōu)先編碼器既在同一時(shí)間內(nèi)，當(dāng)有多個(gè)輸入信號(hào)請(qǐng)求編碼時(shí)，只對(duì)優(yōu)先級(jí)別高的信號(hào)進(jìn)行編碼的邏輯電路，稱為優(yōu)先編碼器。常用的集成優(yōu)先編碼器有 74LS148（ 8線－ 3線）和 74LS147（ 10線－ 4 線）兩種制式。 優(yōu)先編碼器是較常用的編碼器，下面以 74LS148 為例，介紹它的邏輯功能。此芯片為 8線－ 3 線優(yōu)先編碼器。圖 81(a)是其功能簡(jiǎn)圖，圖 81(b)是管腳引線圖，表81 是其真值表。 圖 81 74LS148引腳圖 表 81 74LS148真值表 武漢理工大學(xué)《 數(shù)字電路 — 多路智能競(jìng)賽搶答器 》課程設(shè)計(jì)說明書 21 74LS148 的輸入端和輸出端低電平有效。圖 81（ a）是其功能簡(jiǎn)圖，圖中電源和地未畫， 0I ~ 7I 是輸入信號(hào)， 2Y ~ 0Y 為三位二進(jìn)制編碼輸出信號(hào)， SI ＝ 1時(shí)，編碼器禁止編碼，當(dāng) SI ＝ 0時(shí)，允許編碼。 SY 是技能輸出端，只有在 SI ＝ 0，而 0I ~7I 均無編碼輸入信號(hào)時(shí)為 0。 EXY 為優(yōu)先編碼輸出端，在 SI ＝ 0 而 0I ~7I 的其中之一有信號(hào)時(shí)， EXY ＝ 0。0I ~ 7I 各輸入端的優(yōu)先順序?yàn)椋?7I 級(jí)別最高， 0I 級(jí)別最低。如果 7I ＝ 0（有信號(hào)），則其它輸入端即使有輸入信號(hào)，均不起作用，此時(shí)輸出只按 7I 編碼， 2Y 1Y 0Y ＝ 000。優(yōu)先編碼被廣泛用于計(jì)算機(jī)控制系統(tǒng)中，當(dāng)有多個(gè)外設(shè)申請(qǐng)中斷時(shí)，優(yōu)先編碼器總是給優(yōu)先級(jí)別高的設(shè)備先編碼。 譯碼器 74LS48 把輸入的二 — 十進(jìn)制代碼轉(zhuǎn)換成十進(jìn)制數(shù)碼各段驅(qū)動(dòng)信號(hào)的電路稱為顯示譯碼器。圖 82為七段顯示譯碼器 74LS48 的引腳排列圖 。 圖 82 七段顯示譯碼器 74LS48引腳排列圖 其中 03 ~AA 為譯碼器的輸入信號(hào)， ga YY~ 為譯碼器的 7個(gè)輸出， LT 為譯碼器的燈測(cè)試輸入， RBOBI/ 為譯碼器的消隱輸入 /滅零輸出， RBI 為滅零輸入。表 3– 3– 3為七段顯示譯碼器的真值表。 表 82七段顯示譯碼器的真值表 十進(jìn)制 輸 入 RBOBI 輸 出 或功能 LT RBI 3A 2A 1A 0A aY bY cY dY eY fY gY 武漢理工大學(xué)《 數(shù)字電路 — 多路智能競(jìng)賽搶答器 》課程設(shè)計(jì)說明書 22 O l 2 3 4 5 6 7 8 9 10 11 12 13 14 15 l l 1 1 1 1 1 l 1 l l l 1 l l 1 1 φ φ φ φ φ φ φ φ φ φ φ φ φ φ φ 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 l 0 1 1 1 1 0 0 1 1 0 1 l 1 1 0 l l l l 1 l 1 l l l l l 1 1 1 l 1 l 1 1 1 l 1 1 l 1 0 0 1 l O 0 0 0 1 1 0 1 1 0 l l l l l 0 0 l 0 l l 0 0 l l 1 0 l 1 0 l l 0 0 1 1 1 1 1 1 1 1 0 0 0 0 l l l l l l l l 1 l 0 0 l l 0 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 0 1 1 l 0 0 1 0 l l O 0 0 1 1 1 1 0 0 0 0 0 0 0 消隱 脈沖消隱 燈測(cè)試 φ 1 0 φ 0 φ φ φ φ φ 0 0 0 0 φ φ φ φ 0 0 l 0 0 0 0 0 0 0 0 0 0 0 0 0 0 l l 1 l l l 1 根據(jù)白哦 82 七段顯示譯碼器 74LS48 的真值表，簡(jiǎn)單介紹三個(gè)功能端 LT ，RBOBI/ 和 RBI 的工作情況。 燈測(cè)試輸入：當(dāng) 0?LT 且 1?BI 時(shí)，無論 03 ~AA 狀態(tài)如何，輸出 Ya~Yg全部為高電平，都可使被驅(qū)動(dòng)數(shù)碼管的七段同時(shí)點(diǎn)亮，以檢查該數(shù)碼管各 段能否正常發(fā)光。利用這個(gè)功能可以判斷顯示器的好壞。 消隱輸入：也稱滅燈輸入。 BI 為消隱輸入，當(dāng) BI =0 時(shí)，無論 RBILT, 及輸入03 ~AA 為何值，所有各段輸出 ga YY~ 均為低電平，顯示器處于熄滅狀態(tài)。 RBO 為滅零輸出。 滅零輸入： RBI 可以按 數(shù)據(jù)顯示需要，將顯示器所顯示的 0予以熄滅，而在顯示1－ 9 時(shí)不受影響。它在實(shí)際應(yīng)用中是用來熄滅多位數(shù)字前后不必要的零位，使顯示的結(jié)果更醒目。 將滅零輸入端與滅零輸出端配合使用，很容易實(shí)現(xiàn)多位數(shù)碼顯示系統(tǒng)的滅零控制。 武漢理工大學(xué)《 數(shù)字電路 — 多路智能競(jìng)賽搶答器 》課程設(shè)計(jì)說明書 23 同步十進(jìn)制可逆計(jì)數(shù)器 74LS192 十進(jìn)制計(jì)數(shù)器品種很多，有十進(jìn)制加法計(jì)數(shù)器、十進(jìn)制減法計(jì)數(shù)器和十進(jìn)可逆計(jì)數(shù)器，下面僅以 74LS192 同步十進(jìn)制可逆計(jì)數(shù)器為例。介紹它的功能特點(diǎn)。 74LS192是屬 8421BCD 碼，它的功能真值表如表 所示。從表 可見： ○1 CR是異步清零端，且高電平有效。 ○2 LD 是并行置數(shù)端，低電平有效，且在 0?CR 有效。 ○3 UCP 和 DCP 是兩個(gè)時(shí)鐘脈沖，當(dāng) 1?DCP ，時(shí)鐘脈沖由 UCP 端接入。并且1,0 ?? LDCR 時(shí)， 74LS192 處于加法計(jì)數(shù)狀態(tài)；當(dāng) 1?UCP 脈沖從 DCP 端輸入，且1,0 ?? LDCR 時(shí)， 74LS192 處于減法計(jì)數(shù)狀態(tài)； 1?? UD CPCP 時(shí)，計(jì)數(shù)器處于保持狀態(tài)。 ○4 CO 是進(jìn)位端， BO是借位端。 表 83 74LS192計(jì)數(shù)器真值表 計(jì)數(shù)器選用匯總規(guī)模集成電路 74LS192 進(jìn)行設(shè)計(jì)較為簡(jiǎn)便， 74LS192 是十進(jìn)制 可編程同步加鎖計(jì)數(shù)器，它采用 8421 碼二 十進(jìn)制編碼，并具有直接清零、置數(shù)、加鎖計(jì)數(shù)功能。計(jì)數(shù)器選用匯總規(guī)模集成電路 74LS192 進(jìn)行設(shè)計(jì)較為簡(jiǎn)便， 74LS192 是十進(jìn)制可編程同步加鎖計(jì)數(shù)器，它采用 8421 碼二 十進(jìn)制編碼，并具有直接清零、置數(shù)、加鎖計(jì)數(shù)功能。 圖 23 是 74LS192 外引腳及時(shí)序波形圖。圖中 UCP 、 DCP 分別是加計(jì)數(shù)、減計(jì)數(shù)的時(shí)鐘脈沖輸入端（上升沿有效）。 LD 是異步并行置數(shù)控制端（低電平有效）， CO 、 BO 分別是進(jìn)位、借位輸出端（低電平有效）， CR 是異步清零端， D3D0 是并行數(shù)據(jù)輸入殿， Q3Q0是 輸出端。 工作原理是：當(dāng) LD =1， CR=0 時(shí)，若時(shí)鐘脈沖加到 UCP 端，且 DCP =1。計(jì)數(shù)器在預(yù)置數(shù)的基礎(chǔ)上完成加計(jì)數(shù)功能，當(dāng)加計(jì)數(shù)到 9 時(shí)， CO 端發(fā)出進(jìn)位下跳變脈沖；若武漢理工大學(xué)《 數(shù)字電路 — 多路智能競(jìng)賽搶答器 》課程設(shè)計(jì)說明書 24 時(shí)鐘脈沖加到 DCP 端，且 UCP =1，則計(jì)數(shù)器在預(yù)置數(shù)的基礎(chǔ)上完成減計(jì)數(shù)功能，當(dāng)減計(jì)數(shù)到 0 時(shí)， BO 端發(fā)出借位下跳變脈沖。由 74LS192 構(gòu)成的二十進(jìn)制遞減計(jì)數(shù)器， 其預(yù)置數(shù)為 N=（ 00110000） = (30)10。它的計(jì)數(shù)原理是 : 只有當(dāng)?shù)臀?1BO 端發(fā)出借位脈沖時(shí) , 高位計(jì)數(shù)器才作減計(jì)數(shù)。當(dāng)高、低位計(jì)數(shù)器處于全零 , 且 DCP 為 0 時(shí) , 置數(shù)端 2LD =0, 計(jì)數(shù)器完成并行置數(shù) , 在 DCP 端的輸入時(shí)鐘脈沖作用下 , 計(jì)數(shù)器再次進(jìn)入下一循環(huán)減計(jì)數(shù)。 圖 83 74LS192外引腳及時(shí)序波形圖 武漢理工大學(xué)《 數(shù)字電路 — 多路智能競(jìng)賽搶答器 》課程設(shè)計(jì)說明書 25 555 芯片 圖 84 555芯片的引腳圖 表 84 555 芯片引腳功能 引腳編號(hào) 符號(hào) 功能說明 1 GND 地線 2 TR 觸發(fā) 3 OUT 輸出 4 RES 復(fù)位 5 CV 控制電壓 6 TH 閥值 7 DIS 放電 8 Vc 電源 555 定時(shí)器是一種模擬和數(shù)字功能相結(jié)合的中規(guī)模集成器件。一般用雙極性工藝制作的 稱為 555，用 CMOS 工藝制作的稱為 7555，除單定時(shí)器外，還有對(duì)應(yīng)的雙定時(shí)器 556/7556。 555 定時(shí)器的電源電壓范圍寬，可在 ~16V 工作， 7555 可在 3~18V 工作，輸出驅(qū)動(dòng)電流約為 200mA，因而其輸出可與 TTL、 CMOS 或者模擬電路電平兼容。 圖 85 555定時(shí)器基本原理圖 555 定時(shí)器成本低，性能可靠，只需要外接幾個(gè)電阻、電容，就可以實(shí)現(xiàn)多諧振蕩NE555 武漢理工大學(xué)《 數(shù)字電路 — 多路智能競(jìng)賽搶答器 》課程設(shè)計(jì)說明書 26 器、單穩(wěn)態(tài)觸發(fā)器及施密特觸發(fā)器等脈沖產(chǎn)生與變換電路。它也常作為定時(shí)器廣泛應(yīng)用于儀器儀表、家用電器、電子測(cè) 量及自動(dòng)控制等方面。 555 定時(shí)器的內(nèi)部電路框圖和外引腳排列圖分別如圖 85 和圖 84 所示。它內(nèi)部包括兩個(gè)電壓比較器，三個(gè)等值串聯(lián)電阻，一個(gè) RS 觸發(fā)器，一個(gè)放 電管 T 及功率輸出級(jí)。它提供兩個(gè)基準(zhǔn)電壓 VCC /3 和 2VCC /3 ， 555 定時(shí)器的功能主要由兩個(gè)比較器決定。兩個(gè)比較器的輸出電壓控制 RS 觸發(fā)器和放電管的狀態(tài)。在電源與地之間加上電壓，當(dāng) 5 腳懸空時(shí)，則電壓比較器 A1 的反相輸入端的電壓為 2VCC /3， A2 的同相輸入端的電壓為 VCC /3。若觸發(fā)輸入端 TR 的電壓 小于 VCC /3，則比較器 A2 的輸出為 1，可使 RS 觸發(fā)器置 1，使輸出端 OUT=1。如果閾值輸入端 TH 的電壓大于 2VCC/3，同時(shí) TR 端的電壓大于 VCC /3，則 A1 的輸出為 1， A2 的輸出為 0，可將 RS 觸發(fā)器置 0，使輸出為 0 電平。 555 定時(shí)器在搶答器中的應(yīng)用有單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器。