基于vhdl語言的數(shù)字電子鐘設(shè)計(jì)-資料下載頁
2025-11-03 15:01本頁面
【導(dǎo)讀】到CPLD器件中，經(jīng)實(shí)際電路測試，該系統(tǒng)性能實(shí)現(xiàn)。Circuit）芯片中，實(shí)現(xiàn)既定的電子電路設(shè)計(jì)功能。。IEEE于1987年將VHDL采納為IEEE1067標(biāo)準(zhǔn)。風(fēng)格和多層的仿真測試手段，在電子領(lǐng)域受到了普遍的認(rèn)同和廣泛的接觸。了60nm，目前正向45nm邁進(jìn)。大容量的可編程邏輯器件陸續(xù)面世，對電子設(shè)計(jì)。的工具提出了更高的要求，提供了廣闊的發(fā)展空間，促進(jìn)了EDA技術(shù)的新成。描述語言的EDA工具軟件，有效地將EDA技術(shù)推向成熟。的計(jì)時(shí)周期為24小時(shí)；顯示滿刻度為23時(shí)59分59秒，另外具備校時(shí)功能。60秒發(fā)送一個(gè)“分脈沖”信號，該信號將被送到“分計(jì)數(shù)器”?！皶r(shí)計(jì)數(shù)器”采用24進(jìn)制計(jì)數(shù)器，可實(shí)現(xiàn)對一天24小時(shí)的。塊的時(shí)鐘由SETMIN和SECOND記到60的進(jìn)位兩部分組成。位小于010時(shí)，則時(shí)計(jì)數(shù)器加7，目的是使計(jì)數(shù)值變?yōu)锽CD碼。
【正文】 0 1V C C I O 310 2IO10 3IO10 4IO10 5IO10 6IO10 7IO10 8IO109IO110IO111IO112IO113IO114VCCIO2115GND116VCCINT117GND118IO119IO120IO121IO122IO123IO124IO125VCCINT126GND127IO128IO129IO130IO131IO132IO133IO134VCCINT135GND136VCCIO2137GND138IO139IO140IO141IO142IO143IO144A L T E R Ac yc lon eE P 1 C 3 T 1 44 C 8TMU?C om po ne nt _ 1A7B1C2D6LT3B I /R B O4R B I5a13b12c11d10e9f15g14U?74 L S 48A7B1C2D6LT3B I /R B O4R B I5a13b12c11d10e9f15g14U?74 L S 48A7B1C2D6LT3B I /R B O4R B I5a13b12c11d10e9f15g14U?74 L S 48A7B1C2D6LT3B I /R B O4R B I5a13b12c11d10e9f15g14U?74 L S 48A7B1C2D6LT3B I /R B O4R B I5a13b12c11d10e9f15g14U?74 L S 48A7B1C2D6LT3B I /R B O4R B I5a13b12c11d10e9f15g14U?74 L S 48V C CV C CV C CV C C+ + + Q?N P ND?L E DD?L E DD?L E DP or tV C CV C C 按下 實(shí)驗(yàn) 板的復(fù)位按鈕，時(shí)鐘開始運(yùn)行，由跳線帽可以選擇頻率設(shè)定時(shí)鐘的快慢。 LED 上可以顯示時(shí)鐘，由鎖定的引腳所對應(yīng)的按鈕可以鎖定時(shí)鐘時(shí)間和復(fù)位。 六、系統(tǒng)的功能 仿真 Lattice 公司推出的 Isp Expert 的數(shù)字系統(tǒng)設(shè)計(jì)軟件，是一套完整的 EDA 軟件，能夠?qū)λO(shè)計(jì)的數(shù)字電子系統(tǒng)進(jìn)行時(shí)序仿真和功能仿真。 采用 Lattice 公司推出 Isp Expert EDA 的軟件，對所編寫的數(shù)字電子鐘頂層文件原理圖進(jìn)行編譯、邏輯綜合，進(jìn)行波形仿真，從仿真波形上看測量的結(jié)果是準(zhǔn)確的： 程序主要運(yùn)用計(jì)數(shù)器完成，在 時(shí)鐘脈沖的作用下，完成時(shí)鐘功能，由時(shí)序圖可以看出每一個(gè)時(shí)鐘脈沖上升沿秒加 1，當(dāng)接收到 reset 信號，即 reset 為高電平，所有計(jì)數(shù)為零，并重新計(jì)數(shù)， setmin 和 sethour可以完成調(diào)節(jié)時(shí)鐘功能，都是高電平調(diào)節(jié)，每來一個(gè)脈沖，相應(yīng)的時(shí)或分加 1 功能 仿真 圖： 、 七． 結(jié)語 電子系統(tǒng)的設(shè)計(jì)輸入可以用原理圖、波形、 VHDL 語言等方式輸入，下載配置前的整個(gè)過程幾乎不涉及到整個(gè)硬件，而硬件設(shè)計(jì)的修改也如同修改軟件程序樣快捷方便，即通過軟件方式的設(shè)計(jì)與測試，達(dá)到對特定功能的硬件電路的設(shè)計(jì)實(shí)現(xiàn)，這種現(xiàn)代電子系統(tǒng)設(shè) 計(jì)技術(shù)采用自頂向下分層次、模塊化設(shè)計(jì)方法，先化整為零，再優(yōu)化綜合，靈活通用．已成為研制、開發(fā)數(shù)字系統(tǒng)最理想的選擇，是現(xiàn)代電子電路設(shè)計(jì)方法的一個(gè)趨勢，體現(xiàn)了硬件設(shè)計(jì)向軟件化方向發(fā)展的新思路。 八． 參考 文獻(xiàn) [1] 江國強(qiáng) ， EDA 技術(shù)及應(yīng)用 — 2版 [M]． 北京：電子工業(yè)出版社， [2] 杜玉遠(yuǎn)． EDA設(shè)計(jì)快速入門圓 [M]．電子世界， 2020,(1):24 [3] 劉寶琴 ,ALTERA 可編程邏輯器件及其應(yīng)用 [M].北京 :清華大學(xué)出版社 ,1995. [4] 潘松，黃繼業(yè) .EDA 技術(shù)實(shí)用教程 [M].北京：科學(xué)出版社 ,2020 [5]曾繁泰，李冰，李曉林． EDA 工程概論 [M]．北京，清華大學(xué)出版社， 2020． [6]曹瑞，基于 E DA 技術(shù)進(jìn)行數(shù)字電路設(shè)計(jì)的研究 [J]微計(jì)算機(jī)信息 2020， 72：273275 [7]符興昌， E DA 技術(shù)在數(shù)字系統(tǒng)設(shè)計(jì)分析中的應(yīng)用 [J]微計(jì)算機(jī)信息 2020， 52：268269 [8]陳新華， EDA 技術(shù)與應(yīng)用 [M].機(jī)械工業(yè)出版社 ,2020.
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1