【導(dǎo)讀】了解,并掌握基本VHDL語言編程;設(shè)計(jì)并實(shí)現(xiàn)數(shù)字電子鐘;學(xué)習(xí)電路仿真技術(shù),利用電路仿真優(yōu)化已有電路;撰寫課程設(shè)計(jì)報告。意義及現(xiàn)狀研究分析。通過課題設(shè)計(jì),掌握計(jì)算機(jī)組成原理的分析方法和設(shè)計(jì)方法。。學(xué)按要求編寫課程設(shè)計(jì)報告書,能正確闡述設(shè)計(jì)和實(shí)驗(yàn)結(jié)果。查閱相應(yīng)文獻(xiàn)以及實(shí)現(xiàn),給出個人分析、設(shè)計(jì)以及實(shí)現(xiàn)。使數(shù)字鐘具有走時準(zhǔn)確、性能穩(wěn)定、攜帶方便等優(yōu)點(diǎn)。數(shù)字鐘已成為人們?nèi)粘I??;顜順O大的方便。在這里我們將已學(xué)過的比較零散的數(shù)字電路的知識有機(jī)的、系統(tǒng)的聯(lián)系起來用于實(shí)際,來培養(yǎng)我們的綜合分析和設(shè)計(jì)電路的能力。VHDL的用途與優(yōu)點(diǎn)----------------------------------------------------8. 用VHDL語言開發(fā)的流程---------------------------------------------10